2023年12月8日发(作者：旷紫云)
２ｏ１２年２ 繁２期 电子灞试 Ｆｅｂ ２ｏ＇２ ＥＬＥｃＴＲＯＮＩＣ ＴＥｓＴ Ｎｏ．２ 基于ＳＯＰＣ和Ｎｉｏｓ ＩＩ的一种数码相框设计 张雷，王紫婷，王忠峰 （兰』、ｌ＇１交通大学电子与信息工程学院，甘肃兰州７３００７０） 摘要：主要介绍了一种在Ａｌｔｅｒａ ＤＥ ２平台上的数码相框的实现方案。基于 ｃ／ＯＳ ＩＩ实时操作系统实现多任 务管理运行模式，采用Ｎｉｏｓ ＩＩ ３２位处理器作为Ｌ ＥＤ显示屏控制系统的核心。使用ＳＯＰＣ Ｂｕｉｌｄｅｒ软件定制集 成ＩＰ核，通过外扩存储设备实现数据的海量存储，解决了ＦＰＧＡ内部资源相对不足的问题。同时，合理组织 数据存储方式，降低了数据处理和控制系统的复杂度。讨论了ＮｉｏｓｌＩ软核处理器设计过程，通过Ｎｉｏｓ Ｕ控制 用户自定义模块以乒乓操作的方式实现对硬盘视频数据与两片内存间的ＤＭＡ传输。ＦＰＧＡ作为整个系统的控 制核心，它负责对采集到的图像数据进行汇总，并对整个系统进行智能控制。结果证明，该系统操作简单， 工作稳定可靠，快速高效，具有广阔的应用前景。 关键词：ＬＴＭ控制器；ＦＰＧＡ技术；ＳＯＰＣ；Ｎｉｏｓ ＩＩ；ＤＥ２ ７０ 中图分类号：ＴＰ３３２．１ 文献标识码：Ａ Ｋｉｎｄ ｏｆ ｄｉｇｉｔａｌ ｐｈｏｔｏ ｆｌａｍｅ ｂａｓｅｄ ｏｎ ＳＯＰＣ ａｎｄ Ｎｉｏｓ ＩＩ Ｚｈａｎｇ Ｌｅｉ，Ｗａｎｇ Ｚｉｔｉｎｇ，Ｗａｎｇ Ｚｈｏｎｇｆｅｎｇ （Ｓｃｈｏｏｌ ｏｆＥｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｉｎｆｏｒｍａｔｉｏｎ Ｅｎｇｉｎｅｅｉｒｎｇ，Ｌａｎｚｈｏｕ Ｊｉａｏｔｏｎｇ Ｕｎｉｖｅｒｓｉｔｙ，Ｌａｎｚｈｏｕ ７３００７０，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ｔｈｉｓ ｐａｐｅｒ ｄｅｓｃｒｉｂｅｓ ａ ｄｉｉｇｔｌａ ｐｈｏｔｏ ｌｆａｍｅ ｉｍｐｌｅｍｅｎｔａｔｉｏｎｓ ｉｎ ｔｈｅ Ａｌｔｅｒａ ＤＥ ２ ｐｌａｔｆｏｒｍ．Ｉｔ ｉｓ ｂａｓｅｄ ｏｎ Ｃ／ ＯＳ ＩＩ ｒｅａｌ—ｔｉｍｅ ｏｐｅｒａｔｉｎｇ ｓｙｓｔｅｍ，ｍｕｌｔｉ—ｔａｓｋ ｍａｎａｇｅｍｅｎｔ ｏｐｅｒａｔｉｏｎ ｍｏｄｅ，ｕｓｉｎｇ ｔｈｅ Ｎｉｏｓ ＩＩ ３２一ｂｉｔ ｐｒｏｃｅｓｓｏｒ ＬＥＤ ｄｉｓｐｌａｙ ｃｏｎｔｒｏｌ ｓｙｓｔｅｍ ａｓ ｔｈｅ ｃｏｒｅ．Ｕｓｉｎｇ ｔｈｅ ＳＯＰＣ Ｂｕｉｌｄｅｒ ｓｏｆｔｗａｒｅ ｃｕｓｔｏｍ ＩＰ ｃｏｒｅｓ，Ｍａｓｓ ｓｔｏｒａｇｅ ｏｆ ｄａｔａ Ｃｏｎｄｕｃｔｅｄ ｂｙ ｅｘｔｅｒｎａｌ ｄｅｖｉｃｅｓ ｔｏ ｓｏｌｖｅ ｔｈｅ ｔｈｅ ｌａｃｋ ｏｆ ｒｅｓｏｕｒｃｅｓ ｗｉｔｈｉｎ ｔｈｅ ＦＰＧＡ．Ｍｅａｎｗｈｉｌｅ，ｔｈｅ ｒａｔｉｏｎａｌ ｏｒｇａｎｉｚａｔｉｏｎ ｏｆ ｄａｔａ ｓｔｏｒａｇｅ，ｒｅｄｕｃｉｎｇ ｔｈｅ ｃｏｍｐｌｅｘｉｔｙ ｏｆ Ｄａｔａ Ｐｒｏｃｅｓｓｉｎｇ ａｎｄ Ｃｏｎｔｒｏｌ Ｓｙｓｔｅｍ．Ａｎｄ ｄｉｓｃｕｓｓｅｄ ｔｈｅ ｄｅｓｉｇｎ ｐｒｏｃｅｓｓ ｏｆ ＮｉｏｓｌＩ Ｓｏｆｔ—ｃｏｒｅ ｐｒｏｃｅｓｓｏｒ．Ｔｈｒｏｕｇｈ Ｎｉｏｓ ｌＩ ｃｏｎｔｒｏｌ ｕｓｅｒ—ｄｅｆｉｎｅｄ ｍｏｄｕｌｅ ａｓ ｐｉｎｇ—ｐｏｎｇ ｏｐｅｒａｔｉｏｎ Ａｃｈｉｅｖｅ ｔｈｅ ｔｒａｎｓｆｅｒ ｂｅｔｗｅｅｎ ｈａｒｄ ｄｒｉｖｅ ａｎｄ ｖｉｄｅｏ ｄａｔａ ｂｅｔｗｅｅｎ ｔｗＯ ｍｅｍｏｒｙ ＤＭＡ ｔｒａｎｓｆｅｒ．ＦＰＧＡ ａｓ ｔｈｅ ｃｏｒｅ ｏｆ ｔｈｅ ｗｈｏｌｅ ｓｙｓｔｅｍ；ｗｈｉｃｈ ｉｓ ｒｅｓｐｏｎｓｉｂｌｅ ｆｏｒ ｔｈｅ ａｃｑｕｉｒｅｄ ｉｍａｇｅ ｄａｔａ ａｇｇｒｅｇａｔｉｏｎ ａｎｄ ｉｎｔｅｌｌｉｇｅｎｔ ｔＯ ｃｏｎｔｒｏｌ ｔｈｅ ｗｈｏｌｅ ｓｙｓｔｅｍ．Ｉｔ ｉｓ ｐｒｏｖｅｄ ｔｈａｔ ｔｈｅ ｓｙｓｔｅｍ ｉｓ ｓｉｍｐｌｅ，ｓｔａｂｌｅ ａｎｄ ｒｅｌｉａｂｌｅ，ｆａｓｔ ａｎｄ ｅｆｉｃｉｅｎｔ，ａｎｄ ｈａｆｓ ｂｒｏａｄ ａｐｐｌｉｃａｔｉｏｎ ｐｒｏｓｐｅｃｔｓ． Ｋｅｙｗｏｒｄｓ：ＬＴＭ Ｃｏｎｔｒｏｌｌｅｒ；ＦＰＧＡ ｔｅｃｈｎｏｌｏｇｙ；Ｎｉｏｓ ＩＩ；ＳＯＰＣ；ＤＥ２ ７０ ２ｏ１２．２ ｓｋｍ＆Ｐｒａｃｔｉｃｅ ０引言 数码相框是展示数码照片而非纸质照片的相框。它 了如下几个挑战： （１）因为图片是放在ＳＤ卡上，用的是ＦＡＴ１６的格式， 所以无论开档、读档都必须透过软体． （２）Ａｌｔｅｒａ并没有提供ＬＴＭ（ｔｏｕｃｈ ｐａｎｅ１）ｃｏｎｔｒｏｌｌｅｒ．，所 以我们必须自己开发一个ＬＴＭ Ｃｏｎｔｒｏｌｌｅｒ，这是本设计的 重点。 是一种家庭需要的装饰品，也是当下时尚的消费品。数 码摄影必然推动数码相框的发展，因为全世界打印的数 码相片不到３５％。数码相框通常直接插上相机的存储卡 展示照片，当然更多的数码相框会提供内部存储空间以 接外接存储卡功能。本文介绍的数码相框是一种以存储、 ２系统硬件设计及总体架构 首先是基于Ｎｉｏｓ １Ｉ的ＳＯＰＣ的嵌入式系统的开 发，其主要由３个部分组成 ：即ｌＰ库（Ｎｉｏｓ软核处理 回放和浏览数码照片为核心功能的一种电子产品。市场 上的数码相框大多以单芯片为核心构建解决方案。一般 以ＥＳＳ／ＡＭＬＯＧＩＣ／ＭＰＸ芯片为代表，按其设计流 程而言，偏重软件设计而不存在严格意义上的硬件设计。 器，Ａｖ￣ｏｎ总线，外围设备接口等ｏ ＳＯＰＣ Ｂｕｉｌｄｅｒ开发工 硬件系统的核心器件是现成的，功能也是固定的，结构 是确定的，指令系统是难以更改的。从而导致硬件组织 方案和连接方案也是固定的。因此，要想对系统功能有 大的升级或扩展，靠简单的固件升级是行不通的，必须 采用更好的核心器件，从而设计出全新的硬件系统。本 设计就是基于这样的考虑而选材并最终完成相关设计的。 具，ＣＮＵ￣ｏ软件编译器。此外，使用Ｎｉｏｓ ＩＩ进行嵌入式 设计在硬件上使用的是Ａｌｔｅｒａ公司的ＤＥ２ ７０。核心芯片 使用的是Ａｌｔｅｒａ的Ｃｙｃｌｏｎｅ系列芯片中的ＥＰ１Ｃ１２Ｑ２４０Ｃ８ 芯片。该多功能数码相框主要实现以下功能：能清晰显 示ＪＰＥＧ图片的自动播放及缩略图式浏览；多区播放或者 画中画多种显示方式；图片的即时编辑与裁剪；具有出 色的视听娱乐功能，能播放ＭＰ３、ＭＰ４等音频文件，实 使用环境及面临挑战 使用环境：Ｑｕａｒｔｕｓ ＩＩ ９．０＋ＮｉｏｓⅡＩＤＥ ９．０＋ＤＥ２—７０ （Ｃｙｃｌｏｎｅ ＩＩ ＥＰ２Ｃ７０Ｆ８９６Ｃ６Ｎ）＋ＴＲＤＢ－ＬＴＭ 时字幕的滚动叠加；文件及文件的浏览和对ＵＳＢ接口及 ＳＤ卡的完美支持；多种附加功能时钟，万年历等。 该数码相框从ＣＰＵ的总体架构到局部功能的实现 需要有时钟电路，ＣＰＵ、ＲＡＭ和ＲＡＭ控制器。ＦＬＡＳＨ 和Ｆｌａｓｈ控制器，ＳＤ卡和ＳＤ卡控制电路，ＵＳＢ接口和 ＵＳＢ接口控制器，液晶屏和液晶显示器驱动电路，ＤＭＡ 控制器，音频驱动和音频控制电路，定时器模块，系统 硬件结构图如１所示。 本设计采用基于Ｎｉｏｓ １Ｉ软核处理器的ＳＯＰＣ技术来 实现数码相框的设计，从根本上改变了传统设计方案的 不足。所用Ｎｉｏｓ ＩＩ软核嵌入式处理器是Ａｌｔｅｒａ公司提供 的ＳＯＰＣ解决方案。Ｎｉｏｓ １Ｉ是一种可配置的ｌ６／３２位 ＲＩＳＣ处理器，它结合了丰富的外设、专用指 令和硬件加速单元从而可以低成本地提供极 度灵活和功能强大的ＳＯＰＣ系统，开发者可根 据实际需求自行整合。ＳＯＰＣ技术在电子设计 上给出了一种同时涉及底层的硬件系统设计 和相对应的软件设计。在系统优化方面有了 前所未有的自由度，使得在多角度、多因素 和多结构层面上大幅度优化自己的设计成为 可能。当设计电路有少量改动时，更凸现其 优势，可以延长该产品在市场上的寿命，大 埘辨 磊蕃ｆｊ“１ ｝ ｛窟对精 大提高了多功能数码相框的性能。 一 Ｌ———一 要在ＤＥ２—７０设计一个数码相框，面临 图１数码相框的硬件框图 巴 ２ｏ１２．２ 整个设计采用自上而下的设计方法，在ＳＯＰＣＢｕｉｌｄｅｒ ４ ＵＳＢ接口模块的设计 中搭建系统硬件模块，将所需各功能模块通过Ａｖ￣ｏｎ总 线集成，这样使系统的稳定性更高．除显示驱动模块、音 随着通用串行总线（ＵＳＢ）技术的飞速发展和应用 领域的不断扩大，已经实现了可以脱离ＰＣ的ＵＳＢ之 频控制模块及ＳＤ卡控制模块、ＵＳＢ接口控制模块外， 其它模块都可从ＳＯＰＣ Ｂｕｉｌｄｅｒ中添加到ＩＰ核进行构建。 间的点对点的数据传输 ，嵌入式ＵＳＢ主机能够脱离 ＰＣ完成ＵＳＢ的点对点的数据传输。本系统采用的是 Ｎｉｏｓ Ｉ／＋ＵＳＢ接口芯片的方案。ＵＳＢ串行接口可以作为 ３构建ＳＯＰＣ Ｓｙｓｔｅｍ Ｎｉｏｓ ＩＩ的一个外设，接Ｅ１芯片采用的是Ｃｙｐｒｅｓｓ公司生产 本方案采用Ｎｉｏｓｓ ＩＩ ９．０ ＩＤＥ来构建ＳＯＰＣ Ｓｙｓｔｅｒｍ（见 的ＳＬ８１１ＨＳ为主控制器的ＵＳＢ Ｈｏｓｔ／Ｓｌａｖｅ接口芯片．设 图２）。构建过程中，最关键的是ＬＴＭ的显示及调试．在 计的原理方案图如图３所示。 设定ＬＴＭ Ｃｏｎｔｒｏｌｌｅｒ的Ｂｕｓ Ａｒｂｉｔｒａｔｉｏｎ Ｒｕｌｅ过程中，由 于ＬＴＭ的更新速度很快（达到３３ ＭＨｚ），所以ＬＴＭ Ｃｏｎｔｏｌｌｅｒ需要不断的对ＳＤＲＡＭ进行资料显示 。因此 预设的ｂｕｓ占有率已经无法满足ＬＴＭ的正常显示，必须 不断的加以调整。 图３ ＵＳＢ设计原理图 经过不断调整发现，将Ａｒｂｉｒｔａｔｉｏｎ Ｒｕｌｅ调到８５比较 合适。８５在这里表示ＬＴＭ将占据ＳＤＲＡＭ ８５％的频宽。 ＳＬ８１１ＨＳ主控制器接口提供８位的数据总线及一 而事实上，ＬＴＭ要能稳定的显示，有３个重要的参 些控制信号。如读写、片选等与外部ＣＰＵ或微控制器 数彼此影响： 进行连接。并且，Ｌ８１１ＨＳ接Ｕ为外部提供简单的地址 ・ＬＴＭ Ｃｏｎｔｒｏｌｌｅｒ的Ｂｕｓ ｒＡｂｉｔｒａｔｉｏｎ Ｒｕｌｅ 线Ａ０，支持可编程Ｉ／０或存储器映射设计。通过对 ・ＬＴＭ Ｃｏｎｔｒｏｌｌｅｒ的ＦＩＦＯ ｄｅｐｔｈ ＳＬ８１１ＨＳ的读写时序与Ａｖ￣ｏｎ总线读写时序的分析，采 ・ＬＴＭ Ｃｏｎｔｒｏｌｌｅｒ的ＦＩＦＯ ａｌｍｏｓｔ ｆｕｌｌ ｖａｌｕｅ 用了ＳＬＳｌｌＨＳ中的Ａ０寻址模式与ＡｖＭｏｎ总线的“具 需要用一定的时间去ｔｕｎｅ这３个参数，从而让ＬＴＭ 有一个固定等待的端口读／写传输”时序，ＳＬ８１１ＨＳ的 的显示稳定。若这３个参数没有调好，可能会造成ＬＴＭ 地址和数据均通过Ｄ［７．．０】分时传输。通过Ａ０（数据／ 影像上下左右不断轮播。最后点击Ａｕｔｏ—Ａｓｓｕｇｎ Ｂａｓｅ 地址选择线）电平的高低加以区分。当Ａ０置为低电平 Ａｄｄｒｅｓｓ，解决ａｄｄｒｅｓｓ ｏｖｅｒｌａｐ的错误，点击Ｇｅｎｅｒａｔｅ开始 时，Ｄ［７．．０】上传输的是ＳＬ８１１ＨＳ片内寄存器／缓冲区的 产生ＳＯＰＣ Ｓｙｓｔｅｍ。 地址，反之，高电平则为数据。在Ａ０模式下，ＳＬＳｌｌＨＳ 正常的读写操作支持地址自动加ｌ模式，即在此模式下 微控制器仅仅设置地址一次，紧接下一个时 钟的读写操作，ＳＬＳｌｌＨＳ内部地址指针会自 动跳到下一个数据位置。ｎＲＤ，ｎＷＲ，ｎＲＳＴ，ｎＣＳ 分别为读控制线、写控制线、复位线和片选 线。它们均是低电平有效。ＮｉｏｓⅡ通过这４ 根控制线完成对ＳＬ８１１ＨＳ片内缓冲区的读写、 片选和复位等操作。ＩＮＴＲＱ是中断请求信号 线。当ＳＬ８１１ＨＳ检测到外设插入、拔出或数 据发送超时、错误、数据溢出等异常情况时， 可通过将ＩＮＴＲＱ置高电平通知Ｎｉｏｓ ＩＩ。而 Ａｖａｌｏｎ总线则为用户提供了非常友好的接口， 图２ ＳＯＰＣ Ｓｙｓｔｅｍ ２ｏ＇２ ２ 在ＳＬＳｌｌＨＳ与Ａｖａｉｏｎ总线的接Ｉ：１转换的Ｖｅｒｉｌｏｇ代码中， 只需建立ＳＬ８１１ＨＳ端口与Ａｖａｉｏｎ总线端口的映射关系即 可。处理器与ＳＬ８１１ＨＳ接口连线图如图４所示。 ｂ 州＃ ｃ辅音 — ——— ＝ －§（莴 ０ｌ蛐撒 忡＿■ 。 ¨帅 其 Ｒ —・ ————・－一 黧ｂ 他 艚“’＾Ｊｍｍ ｍ 逻 辑 自定望模块 ｆⅢ — ＿ ＮＲ ■ ’■ Ｎ Ｔ ＦＰＣ Ｓｌ善｝Ｉｌ怖 图４处理器与ＳＬ８１ １ ＨＳ接口 ５系统软件设计部分 对ｃ系统进行编译，并下载到ＦＰＧＡ中生成硬件系统。 同时ＳＯＰＣ Ｂｕｉｌｄｅｒ帮助用户生成相应ＳＯＦ文件。在此之 上，开始进行系统软件设计。本系统软件设计部分是运行 在Ａｌｔｅｒａ公司提供的软件集成开发工具ＩＤＥ中，是在以ｃ 语言形式，在硬件抽象层（ＨＡＬ）函数支持下设计实现的。 此为软件的开发顺序：硬件驱动程序一操作系统移 植一文件系统建立一应用程序设计。系统所有软件开发 均在集成Ｎｉｏｓ ＩＩ的 ｃ／０ｓⅡ操作系统上完成。在数 码相框系统中建立Ｔａｓｋ＿Ｍａｉｎ（主控任务）、Ｔａｓｋ＿Ｇｕｉ（ＧＵＩ 图形化人机交互界面显示任务）、Ｔａｓｋ＿Ｍｕｓｉｃ（音乐播 放控制任务）等３任务。利用消息邮箱机制，即 ｃ／ ＯＳ—ＩＩ操作系统对此３个任务进行管理 。 为实现系统所需要的图形人机界面，必须在此系统 开发平台上进行嵌入式用户图形系统设计。最终要建立 一个满足实时和快速性的人机交互系统。图形用户界面 （Ｇｍｐ￣ｃａｉ Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ）一直是计算机系统的重要组成部 分。对嵌入式系统而言亦是如此。在嵌入式ＧＵＩ设计方 面本方案选择了Ｍｉｃｆｉｕｍ公司开发的一种通用嵌入式图形 用户界面软件 Ｃ／ＧＵＩ，它是 Ｃ／ＯＳ Ｉ１操作系统的 专用ＧＵＩ，可以实现和 Ｃ／ＯＳ ＩＩ实时操作系统的完美结合。 ６实验结果及结语 本设计的最终效果图见图６。它的清晰程度基本达到 了预期目标，并可以全屏显示。 巴 Ｓｋｍ＆Ｐｒａｃｔｉｃｅ 图６效果图 其全部硬件结构都是在ＳＯＰＣ下集成的，它所具有 的优点在于硬件的可重构性与重配置性。并且该方案采 用自上而下的设计流程使得系统设计周期大幅缩短。此 外还介绍了包括ＬＴＭ Ｃｏｎｔｏｌｌｅｒ，ＳＯＰＣ Ｓｙｓｔｅｍ的构建，及 ＵＳＢ接口模块的详细设计。利用Ｎｉｏｓ ＩＩ软核处理器与 Ａｖａｉｏｎ总线的仲裁机制和嵌入到Ｎｉｏｓ Ｉ／中的 ｃ／ＯＳ Ⅱ操作系统，完成了各个功能模块的任务调度，提升了 整个系统的性能与稳定度，简化了系统设计，为家用电子 产品领域的应用及开发开辟了一条新的途径。 参考文献 【１］王洪亮．基于ＦＰＧＡ的ＬＥＤ显示控制系统的设计【Ｄ】．上 海：东华大学，２０１０． 【２】 张洪涛，莫文承，李兵兵．基于ＳＰＩ协议的ＳＤ卡读写机制 与实现方法【Ｊ】．电子元器件应用，２００８． ［３】王彦．基于ＦＰＧＡ的工程设计与应用【Ｍ】．西安：西安电 子科技大学出版社，２００７． 【４】王有乾，余焱，姜建国．ＬＥＤ大屏幕异步控制器多窗口显 示的实现［Ｊ】．微计算机信息，２００７（７—２）：１０５—１０６． 【５】韩泉栋．ＬＥＤ大屏数据结构实现【Ｊ】．电子器件，２００７（３）： ９４０－９４１． 【６】胡俊杰．基于ＡＳＡＰ—ＢＦ５３３多媒体播放器的设计与实 现【Ｄ】．北京：北京工业大学，２００７． 【７］王伟能，吴烁宇，陈弟虎，魏爱香．基于￥３Ｃ２４１０和Ｑｔ／ Ｅｍｂｅａ，ｔｅｃ￣数码相框设计四．微汁算机信息，２００９（１７）． ［８１陆玲霞，严明贵．基于ＡＲＭ—ＬＩＮＵＸ的ＭＰ３多媒体 技术在嵌入式教学中的应用［Ｊ】．科教文汇（上旬 刊），２０１０（０５）． 作者简介： 张雷。兰州交通大学电子与信息工 程学院在读硕士研究生。研究方向 为智能仪器与虚拟仪器。 Ｅ－ｍａｉｌ：ｚｙｘ＿ｈｙｔｆｄｗｌ＠１６３．ｃｏｒｎ
2023年12月8日发(作者：旷紫云)
２ｏ１２年２ 繁２期 电子灞试 Ｆｅｂ ２ｏ＇２ ＥＬＥｃＴＲＯＮＩＣ ＴＥｓＴ Ｎｏ．２ 基于ＳＯＰＣ和Ｎｉｏｓ ＩＩ的一种数码相框设计 张雷，王紫婷，王忠峰 （兰』、ｌ＇１交通大学电子与信息工程学院，甘肃兰州７３００７０） 摘要：主要介绍了一种在Ａｌｔｅｒａ ＤＥ ２平台上的数码相框的实现方案。基于 ｃ／ＯＳ ＩＩ实时操作系统实现多任 务管理运行模式，采用Ｎｉｏｓ ＩＩ ３２位处理器作为Ｌ ＥＤ显示屏控制系统的核心。使用ＳＯＰＣ Ｂｕｉｌｄｅｒ软件定制集 成ＩＰ核，通过外扩存储设备实现数据的海量存储，解决了ＦＰＧＡ内部资源相对不足的问题。同时，合理组织 数据存储方式，降低了数据处理和控制系统的复杂度。讨论了ＮｉｏｓｌＩ软核处理器设计过程，通过Ｎｉｏｓ Ｕ控制 用户自定义模块以乒乓操作的方式实现对硬盘视频数据与两片内存间的ＤＭＡ传输。ＦＰＧＡ作为整个系统的控 制核心，它负责对采集到的图像数据进行汇总，并对整个系统进行智能控制。结果证明，该系统操作简单， 工作稳定可靠，快速高效，具有广阔的应用前景。 关键词：ＬＴＭ控制器；ＦＰＧＡ技术；ＳＯＰＣ；Ｎｉｏｓ ＩＩ；ＤＥ２ ７０ 中图分类号：ＴＰ３３２．１ 文献标识码：Ａ Ｋｉｎｄ ｏｆ ｄｉｇｉｔａｌ ｐｈｏｔｏ ｆｌａｍｅ ｂａｓｅｄ ｏｎ ＳＯＰＣ ａｎｄ Ｎｉｏｓ ＩＩ Ｚｈａｎｇ Ｌｅｉ，Ｗａｎｇ Ｚｉｔｉｎｇ，Ｗａｎｇ Ｚｈｏｎｇｆｅｎｇ （Ｓｃｈｏｏｌ ｏｆＥｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｉｎｆｏｒｍａｔｉｏｎ Ｅｎｇｉｎｅｅｉｒｎｇ，Ｌａｎｚｈｏｕ Ｊｉａｏｔｏｎｇ Ｕｎｉｖｅｒｓｉｔｙ，Ｌａｎｚｈｏｕ ７３００７０，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ｔｈｉｓ ｐａｐｅｒ ｄｅｓｃｒｉｂｅｓ ａ ｄｉｉｇｔｌａ ｐｈｏｔｏ ｌｆａｍｅ ｉｍｐｌｅｍｅｎｔａｔｉｏｎｓ ｉｎ ｔｈｅ Ａｌｔｅｒａ ＤＥ ２ ｐｌａｔｆｏｒｍ．Ｉｔ ｉｓ ｂａｓｅｄ ｏｎ Ｃ／ ＯＳ ＩＩ ｒｅａｌ—ｔｉｍｅ ｏｐｅｒａｔｉｎｇ ｓｙｓｔｅｍ，ｍｕｌｔｉ—ｔａｓｋ ｍａｎａｇｅｍｅｎｔ ｏｐｅｒａｔｉｏｎ ｍｏｄｅ，ｕｓｉｎｇ ｔｈｅ Ｎｉｏｓ ＩＩ ３２一ｂｉｔ ｐｒｏｃｅｓｓｏｒ ＬＥＤ ｄｉｓｐｌａｙ ｃｏｎｔｒｏｌ ｓｙｓｔｅｍ ａｓ ｔｈｅ ｃｏｒｅ．Ｕｓｉｎｇ ｔｈｅ ＳＯＰＣ Ｂｕｉｌｄｅｒ ｓｏｆｔｗａｒｅ ｃｕｓｔｏｍ ＩＰ ｃｏｒｅｓ，Ｍａｓｓ ｓｔｏｒａｇｅ ｏｆ ｄａｔａ Ｃｏｎｄｕｃｔｅｄ ｂｙ ｅｘｔｅｒｎａｌ ｄｅｖｉｃｅｓ ｔｏ ｓｏｌｖｅ ｔｈｅ ｔｈｅ ｌａｃｋ ｏｆ ｒｅｓｏｕｒｃｅｓ ｗｉｔｈｉｎ ｔｈｅ ＦＰＧＡ．Ｍｅａｎｗｈｉｌｅ，ｔｈｅ ｒａｔｉｏｎａｌ ｏｒｇａｎｉｚａｔｉｏｎ ｏｆ ｄａｔａ ｓｔｏｒａｇｅ，ｒｅｄｕｃｉｎｇ ｔｈｅ ｃｏｍｐｌｅｘｉｔｙ ｏｆ Ｄａｔａ Ｐｒｏｃｅｓｓｉｎｇ ａｎｄ Ｃｏｎｔｒｏｌ Ｓｙｓｔｅｍ．Ａｎｄ ｄｉｓｃｕｓｓｅｄ ｔｈｅ ｄｅｓｉｇｎ ｐｒｏｃｅｓｓ ｏｆ ＮｉｏｓｌＩ Ｓｏｆｔ—ｃｏｒｅ ｐｒｏｃｅｓｓｏｒ．Ｔｈｒｏｕｇｈ Ｎｉｏｓ ｌＩ ｃｏｎｔｒｏｌ ｕｓｅｒ—ｄｅｆｉｎｅｄ ｍｏｄｕｌｅ ａｓ ｐｉｎｇ—ｐｏｎｇ ｏｐｅｒａｔｉｏｎ Ａｃｈｉｅｖｅ ｔｈｅ ｔｒａｎｓｆｅｒ ｂｅｔｗｅｅｎ ｈａｒｄ ｄｒｉｖｅ ａｎｄ ｖｉｄｅｏ ｄａｔａ ｂｅｔｗｅｅｎ ｔｗＯ ｍｅｍｏｒｙ ＤＭＡ ｔｒａｎｓｆｅｒ．ＦＰＧＡ ａｓ ｔｈｅ ｃｏｒｅ ｏｆ ｔｈｅ ｗｈｏｌｅ ｓｙｓｔｅｍ；ｗｈｉｃｈ ｉｓ ｒｅｓｐｏｎｓｉｂｌｅ ｆｏｒ ｔｈｅ ａｃｑｕｉｒｅｄ ｉｍａｇｅ ｄａｔａ ａｇｇｒｅｇａｔｉｏｎ ａｎｄ ｉｎｔｅｌｌｉｇｅｎｔ ｔＯ ｃｏｎｔｒｏｌ ｔｈｅ ｗｈｏｌｅ ｓｙｓｔｅｍ．Ｉｔ ｉｓ ｐｒｏｖｅｄ ｔｈａｔ ｔｈｅ ｓｙｓｔｅｍ ｉｓ ｓｉｍｐｌｅ，ｓｔａｂｌｅ ａｎｄ ｒｅｌｉａｂｌｅ，ｆａｓｔ ａｎｄ ｅｆｉｃｉｅｎｔ，ａｎｄ ｈａｆｓ ｂｒｏａｄ ａｐｐｌｉｃａｔｉｏｎ ｐｒｏｓｐｅｃｔｓ． Ｋｅｙｗｏｒｄｓ：ＬＴＭ Ｃｏｎｔｒｏｌｌｅｒ；ＦＰＧＡ ｔｅｃｈｎｏｌｏｇｙ；Ｎｉｏｓ ＩＩ；ＳＯＰＣ；ＤＥ２ ７０ ２ｏ１２．２ ｓｋｍ＆Ｐｒａｃｔｉｃｅ ０引言 数码相框是展示数码照片而非纸质照片的相框。它 了如下几个挑战： （１）因为图片是放在ＳＤ卡上，用的是ＦＡＴ１６的格式， 所以无论开档、读档都必须透过软体． （２）Ａｌｔｅｒａ并没有提供ＬＴＭ（ｔｏｕｃｈ ｐａｎｅ１）ｃｏｎｔｒｏｌｌｅｒ．，所 以我们必须自己开发一个ＬＴＭ Ｃｏｎｔｒｏｌｌｅｒ，这是本设计的 重点。 是一种家庭需要的装饰品，也是当下时尚的消费品。数 码摄影必然推动数码相框的发展，因为全世界打印的数 码相片不到３５％。数码相框通常直接插上相机的存储卡 展示照片，当然更多的数码相框会提供内部存储空间以 接外接存储卡功能。本文介绍的数码相框是一种以存储、 ２系统硬件设计及总体架构 首先是基于Ｎｉｏｓ １Ｉ的ＳＯＰＣ的嵌入式系统的开 发，其主要由３个部分组成 ：即ｌＰ库（Ｎｉｏｓ软核处理 回放和浏览数码照片为核心功能的一种电子产品。市场 上的数码相框大多以单芯片为核心构建解决方案。一般 以ＥＳＳ／ＡＭＬＯＧＩＣ／ＭＰＸ芯片为代表，按其设计流 程而言，偏重软件设计而不存在严格意义上的硬件设计。 器，Ａｖ￣ｏｎ总线，外围设备接口等ｏ ＳＯＰＣ Ｂｕｉｌｄｅｒ开发工 硬件系统的核心器件是现成的，功能也是固定的，结构 是确定的，指令系统是难以更改的。从而导致硬件组织 方案和连接方案也是固定的。因此，要想对系统功能有 大的升级或扩展，靠简单的固件升级是行不通的，必须 采用更好的核心器件，从而设计出全新的硬件系统。本 设计就是基于这样的考虑而选材并最终完成相关设计的。 具，ＣＮＵ￣ｏ软件编译器。此外，使用Ｎｉｏｓ ＩＩ进行嵌入式 设计在硬件上使用的是Ａｌｔｅｒａ公司的ＤＥ２ ７０。核心芯片 使用的是Ａｌｔｅｒａ的Ｃｙｃｌｏｎｅ系列芯片中的ＥＰ１Ｃ１２Ｑ２４０Ｃ８ 芯片。该多功能数码相框主要实现以下功能：能清晰显 示ＪＰＥＧ图片的自动播放及缩略图式浏览；多区播放或者 画中画多种显示方式；图片的即时编辑与裁剪；具有出 色的视听娱乐功能，能播放ＭＰ３、ＭＰ４等音频文件，实 使用环境及面临挑战 使用环境：Ｑｕａｒｔｕｓ ＩＩ ９．０＋ＮｉｏｓⅡＩＤＥ ９．０＋ＤＥ２—７０ （Ｃｙｃｌｏｎｅ ＩＩ ＥＰ２Ｃ７０Ｆ８９６Ｃ６Ｎ）＋ＴＲＤＢ－ＬＴＭ 时字幕的滚动叠加；文件及文件的浏览和对ＵＳＢ接口及 ＳＤ卡的完美支持；多种附加功能时钟，万年历等。 该数码相框从ＣＰＵ的总体架构到局部功能的实现 需要有时钟电路，ＣＰＵ、ＲＡＭ和ＲＡＭ控制器。ＦＬＡＳＨ 和Ｆｌａｓｈ控制器，ＳＤ卡和ＳＤ卡控制电路，ＵＳＢ接口和 ＵＳＢ接口控制器，液晶屏和液晶显示器驱动电路，ＤＭＡ 控制器，音频驱动和音频控制电路，定时器模块，系统 硬件结构图如１所示。 本设计采用基于Ｎｉｏｓ １Ｉ软核处理器的ＳＯＰＣ技术来 实现数码相框的设计，从根本上改变了传统设计方案的 不足。所用Ｎｉｏｓ ＩＩ软核嵌入式处理器是Ａｌｔｅｒａ公司提供 的ＳＯＰＣ解决方案。Ｎｉｏｓ １Ｉ是一种可配置的ｌ６／３２位 ＲＩＳＣ处理器，它结合了丰富的外设、专用指 令和硬件加速单元从而可以低成本地提供极 度灵活和功能强大的ＳＯＰＣ系统，开发者可根 据实际需求自行整合。ＳＯＰＣ技术在电子设计 上给出了一种同时涉及底层的硬件系统设计 和相对应的软件设计。在系统优化方面有了 前所未有的自由度，使得在多角度、多因素 和多结构层面上大幅度优化自己的设计成为 可能。当设计电路有少量改动时，更凸现其 优势，可以延长该产品在市场上的寿命，大 埘辨 磊蕃ｆｊ“１ ｝ ｛窟对精 大提高了多功能数码相框的性能。 一 Ｌ———一 要在ＤＥ２—７０设计一个数码相框，面临 图１数码相框的硬件框图 巴 ２ｏ１２．２ 整个设计采用自上而下的设计方法，在ＳＯＰＣＢｕｉｌｄｅｒ ４ ＵＳＢ接口模块的设计 中搭建系统硬件模块，将所需各功能模块通过Ａｖ￣ｏｎ总 线集成，这样使系统的稳定性更高．除显示驱动模块、音 随着通用串行总线（ＵＳＢ）技术的飞速发展和应用 领域的不断扩大，已经实现了可以脱离ＰＣ的ＵＳＢ之 频控制模块及ＳＤ卡控制模块、ＵＳＢ接口控制模块外， 其它模块都可从ＳＯＰＣ Ｂｕｉｌｄｅｒ中添加到ＩＰ核进行构建。 间的点对点的数据传输 ，嵌入式ＵＳＢ主机能够脱离 ＰＣ完成ＵＳＢ的点对点的数据传输。本系统采用的是 Ｎｉｏｓ Ｉ／＋ＵＳＢ接口芯片的方案。ＵＳＢ串行接口可以作为 ３构建ＳＯＰＣ Ｓｙｓｔｅｍ Ｎｉｏｓ ＩＩ的一个外设，接Ｅ１芯片采用的是Ｃｙｐｒｅｓｓ公司生产 本方案采用Ｎｉｏｓｓ ＩＩ ９．０ ＩＤＥ来构建ＳＯＰＣ Ｓｙｓｔｅｒｍ（见 的ＳＬ８１１ＨＳ为主控制器的ＵＳＢ Ｈｏｓｔ／Ｓｌａｖｅ接口芯片．设 图２）。构建过程中，最关键的是ＬＴＭ的显示及调试．在 计的原理方案图如图３所示。 设定ＬＴＭ Ｃｏｎｔｒｏｌｌｅｒ的Ｂｕｓ Ａｒｂｉｔｒａｔｉｏｎ Ｒｕｌｅ过程中，由 于ＬＴＭ的更新速度很快（达到３３ ＭＨｚ），所以ＬＴＭ Ｃｏｎｔｏｌｌｅｒ需要不断的对ＳＤＲＡＭ进行资料显示 。因此 预设的ｂｕｓ占有率已经无法满足ＬＴＭ的正常显示，必须 不断的加以调整。 图３ ＵＳＢ设计原理图 经过不断调整发现，将Ａｒｂｉｒｔａｔｉｏｎ Ｒｕｌｅ调到８５比较 合适。８５在这里表示ＬＴＭ将占据ＳＤＲＡＭ ８５％的频宽。 ＳＬ８１１ＨＳ主控制器接口提供８位的数据总线及一 而事实上，ＬＴＭ要能稳定的显示，有３个重要的参 些控制信号。如读写、片选等与外部ＣＰＵ或微控制器 数彼此影响： 进行连接。并且，Ｌ８１１ＨＳ接Ｕ为外部提供简单的地址 ・ＬＴＭ Ｃｏｎｔｒｏｌｌｅｒ的Ｂｕｓ ｒＡｂｉｔｒａｔｉｏｎ Ｒｕｌｅ 线Ａ０，支持可编程Ｉ／０或存储器映射设计。通过对 ・ＬＴＭ Ｃｏｎｔｒｏｌｌｅｒ的ＦＩＦＯ ｄｅｐｔｈ ＳＬ８１１ＨＳ的读写时序与Ａｖ￣ｏｎ总线读写时序的分析，采 ・ＬＴＭ Ｃｏｎｔｒｏｌｌｅｒ的ＦＩＦＯ ａｌｍｏｓｔ ｆｕｌｌ ｖａｌｕｅ 用了ＳＬＳｌｌＨＳ中的Ａ０寻址模式与ＡｖＭｏｎ总线的“具 需要用一定的时间去ｔｕｎｅ这３个参数，从而让ＬＴＭ 有一个固定等待的端口读／写传输”时序，ＳＬ８１１ＨＳ的 的显示稳定。若这３个参数没有调好，可能会造成ＬＴＭ 地址和数据均通过Ｄ［７．．０】分时传输。通过Ａ０（数据／ 影像上下左右不断轮播。最后点击Ａｕｔｏ—Ａｓｓｕｇｎ Ｂａｓｅ 地址选择线）电平的高低加以区分。当Ａ０置为低电平 Ａｄｄｒｅｓｓ，解决ａｄｄｒｅｓｓ ｏｖｅｒｌａｐ的错误，点击Ｇｅｎｅｒａｔｅ开始 时，Ｄ［７．．０】上传输的是ＳＬ８１１ＨＳ片内寄存器／缓冲区的 产生ＳＯＰＣ Ｓｙｓｔｅｍ。 地址，反之，高电平则为数据。在Ａ０模式下，ＳＬＳｌｌＨＳ 正常的读写操作支持地址自动加ｌ模式，即在此模式下 微控制器仅仅设置地址一次，紧接下一个时 钟的读写操作，ＳＬＳｌｌＨＳ内部地址指针会自 动跳到下一个数据位置。ｎＲＤ，ｎＷＲ，ｎＲＳＴ，ｎＣＳ 分别为读控制线、写控制线、复位线和片选 线。它们均是低电平有效。ＮｉｏｓⅡ通过这４ 根控制线完成对ＳＬ８１１ＨＳ片内缓冲区的读写、 片选和复位等操作。ＩＮＴＲＱ是中断请求信号 线。当ＳＬ８１１ＨＳ检测到外设插入、拔出或数 据发送超时、错误、数据溢出等异常情况时， 可通过将ＩＮＴＲＱ置高电平通知Ｎｉｏｓ ＩＩ。而 Ａｖａｌｏｎ总线则为用户提供了非常友好的接口， 图２ ＳＯＰＣ Ｓｙｓｔｅｍ ２ｏ＇２ ２ 在ＳＬＳｌｌＨＳ与Ａｖａｉｏｎ总线的接Ｉ：１转换的Ｖｅｒｉｌｏｇ代码中， 只需建立ＳＬ８１１ＨＳ端口与Ａｖａｉｏｎ总线端口的映射关系即 可。处理器与ＳＬ８１１ＨＳ接口连线图如图４所示。 ｂ 州＃ ｃ辅音 — ——— ＝ －§（莴 ０ｌ蛐撒 忡＿■ 。 ¨帅 其 Ｒ —・ ————・－一 黧ｂ 他 艚“’＾Ｊｍｍ ｍ 逻 辑 自定望模块 ｆⅢ — ＿ ＮＲ ■ ’■ Ｎ Ｔ ＦＰＣ Ｓｌ善｝Ｉｌ怖 图４处理器与ＳＬ８１ １ ＨＳ接口 ５系统软件设计部分 对ｃ系统进行编译，并下载到ＦＰＧＡ中生成硬件系统。 同时ＳＯＰＣ Ｂｕｉｌｄｅｒ帮助用户生成相应ＳＯＦ文件。在此之 上，开始进行系统软件设计。本系统软件设计部分是运行 在Ａｌｔｅｒａ公司提供的软件集成开发工具ＩＤＥ中，是在以ｃ 语言形式，在硬件抽象层（ＨＡＬ）函数支持下设计实现的。 此为软件的开发顺序：硬件驱动程序一操作系统移 植一文件系统建立一应用程序设计。系统所有软件开发 均在集成Ｎｉｏｓ ＩＩ的 ｃ／０ｓⅡ操作系统上完成。在数 码相框系统中建立Ｔａｓｋ＿Ｍａｉｎ（主控任务）、Ｔａｓｋ＿Ｇｕｉ（ＧＵＩ 图形化人机交互界面显示任务）、Ｔａｓｋ＿Ｍｕｓｉｃ（音乐播 放控制任务）等３任务。利用消息邮箱机制，即 ｃ／ ＯＳ—ＩＩ操作系统对此３个任务进行管理 。 为实现系统所需要的图形人机界面，必须在此系统 开发平台上进行嵌入式用户图形系统设计。最终要建立 一个满足实时和快速性的人机交互系统。图形用户界面 （Ｇｍｐ￣ｃａｉ Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ）一直是计算机系统的重要组成部 分。对嵌入式系统而言亦是如此。在嵌入式ＧＵＩ设计方 面本方案选择了Ｍｉｃｆｉｕｍ公司开发的一种通用嵌入式图形 用户界面软件 Ｃ／ＧＵＩ，它是 Ｃ／ＯＳ Ｉ１操作系统的 专用ＧＵＩ，可以实现和 Ｃ／ＯＳ ＩＩ实时操作系统的完美结合。 ６实验结果及结语 本设计的最终效果图见图６。它的清晰程度基本达到 了预期目标，并可以全屏显示。 巴 Ｓｋｍ＆Ｐｒａｃｔｉｃｅ 图６效果图 其全部硬件结构都是在ＳＯＰＣ下集成的，它所具有 的优点在于硬件的可重构性与重配置性。并且该方案采 用自上而下的设计流程使得系统设计周期大幅缩短。此 外还介绍了包括ＬＴＭ Ｃｏｎｔｏｌｌｅｒ，ＳＯＰＣ Ｓｙｓｔｅｍ的构建，及 ＵＳＢ接口模块的详细设计。利用Ｎｉｏｓ ＩＩ软核处理器与 Ａｖａｉｏｎ总线的仲裁机制和嵌入到Ｎｉｏｓ Ｉ／中的 ｃ／ＯＳ Ⅱ操作系统，完成了各个功能模块的任务调度，提升了 整个系统的性能与稳定度，简化了系统设计，为家用电子 产品领域的应用及开发开辟了一条新的途径。 参考文献 【１］王洪亮．基于ＦＰＧＡ的ＬＥＤ显示控制系统的设计【Ｄ】．上 海：东华大学，２０１０． 【２】 张洪涛，莫文承，李兵兵．基于ＳＰＩ协议的ＳＤ卡读写机制 与实现方法【Ｊ】．电子元器件应用，２００８． ［３】王彦．基于ＦＰＧＡ的工程设计与应用【Ｍ】．西安：西安电 子科技大学出版社，２００７． 【４】王有乾，余焱，姜建国．ＬＥＤ大屏幕异步控制器多窗口显 示的实现［Ｊ】．微计算机信息，２００７（７—２）：１０５—１０６． 【５】韩泉栋．ＬＥＤ大屏数据结构实现【Ｊ】．电子器件，２００７（３）： ９４０－９４１． 【６】胡俊杰．基于ＡＳＡＰ—ＢＦ５３３多媒体播放器的设计与实 现【Ｄ】．北京：北京工业大学，２００７． 【７］王伟能，吴烁宇，陈弟虎，魏爱香．基于￥３Ｃ２４１０和Ｑｔ／ Ｅｍｂｅａ，ｔｅｃ￣数码相框设计四．微汁算机信息，２００９（１７）． ［８１陆玲霞，严明贵．基于ＡＲＭ—ＬＩＮＵＸ的ＭＰ３多媒体 技术在嵌入式教学中的应用［Ｊ】．科教文汇（上旬 刊），２０１０（０５）． 作者简介： 张雷。兰州交通大学电子与信息工 程学院在读硕士研究生。研究方向 为智能仪器与虚拟仪器。 Ｅ－ｍａｉｌ：ｚｙｘ＿ｈｙｔｆｄｗｌ＠１６３．ｃｏｒｎ