2024年1月10日发(作者：悉听然)

2022年大连理工大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）

一、选择题

1、假定编译器将赋值语句“x=x+3；”转换为指令“add xaddr，3”，其中xaddr是x对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写（Write Trough）方式，则完成该指令功能需要访问主存的次数至少是（ ）。

A.0 B.1 C.2 D.34

2、若单译码方式的地址输入线为6，则译码输出线有（ ）根，那么双译码方式有输出线（ ）根。

A.64，16 B.64，32 C.32，16 D.16，64

3、信息序列16位，若想构成能纠正一位错、发现两位错的海明码，至少需要加（ ）位校验位。

A.4 B.5 C.6 D.7

4、在浮点机中，（ ）是隐藏的。

A.阶码 B.数符 C.尾数 D.基数

5、浮点数加/减运算过程一般包括对阶、尾数运算、规格化、舍入和判断溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含两位符号位）。若有两个数，即x=2×29/32，y=25×5/8，则用浮点数加法计算xty的最终结果是（ ）。

A. B. C. D.发生溢出

6、下列关于总线说法中，正确的是（ ）

I.使用总线结构减少了信息传输量

II.使用总线的优点是数据信息和地址信息可以同时传送

III.使用总结结构可以提高信息的传输速度

IV.使用总线结构可以减少信息传输线的条数

A.I，II，III ，III，IV ，IV D.只有I

7、为协调计算机系统各部件的工作，需要一种器件来提供统一的时钟标准，这个器件，是（ ）。

A.总线缓冲器 B.总线控制器 C.时钟发生器 D.以上器件都具备这种功能

8、下列关于配备32位微处理器的计算机的说法中，正确的是（ ）。

该机器的通用寄存器一般为32位

Ⅱ.该机器的地址总线宽度为32位

Ⅲ.该机器能支持64位操作系统

IV.一般来说，64位微处理器的性能比32位微处理器的高

A.I、Ⅱ B.I、Ⅲ C.I、Ⅳ D.I、IⅡ、Ⅳ

9、假定编译器对高级语言的某条语句可以编译生成两种不同的指令序列，A、B和C三类指令的CPl和执行两种不同序列所含的三类指令条数见下表。则以下结论错误的是（）。

I.序列一比序列二少l条指令

Ⅱ.序列一比序列二的执行速度快

Ⅲ.序列一的总时钟周期数比序列二多1个

Ⅳ.序列一的CPI比序列二的CPI大

A.I、ll B.1、Ⅲ C. ll、1V D.Ⅱ

10、下列有关I/O接口的叙述中，错误的是（ ）。

A.状态端口和控制端口可以合用同一个寄存器

B. I/O接口中CPU可访问的寄存器称为I/O端口

C.采用独立编址方式时，I/O端口地址和主存地址可能相同

D.采用统一编址方式时，CPU不能用访存指令访问I/O端口

11、CRT的分辨率为1024×512像素，像素的颜色数为256，则刷新存储器的容量为（ ）

A.256MB C.512KB D.2MB

12、某计算机主存地址空间大小为256MB，按字节编址。虚拟地址空间大小为4GB，采用页式存储管理，页面大小为4KB，TLB（快表）采用全相联映射，有4个页表项，内容见下图

对虚拟地址03FFF180H进行虚实地址变换的结果是（）。

A.015 3180H B.003 5180H 缺失 D.缺页

13、下列说法中，正确的是（ ）。

A.加法指令的执行周期一定要访存

B.加法指令的执行周期一定不要访存

C.指令的地址码给出存储器地址的加法指令，在执行周期一定要访存

D.指令的地址码给出存储器地址的加法指令，在执行周期一定不需要访存

14、一般来说，变址寻址经常和其他寻址方式混合在起使用，设变址寄存器为X，形式地址为D，某机具有先间址寻址再变址寻址的方式，则这种寻址方式的有效地址为（ ）。

=D+（IX） =（D）+（IX） =（D+（IX））=D+IX

15、某指令系统指令字长为8位，每一地址码长3位，用扩展操作码技术。若指令系统具有两条二地址指令、10条零地址指令，则最多有（ ）条一地址指令。

A.20 B.14 C.10 D.6

二、填空题

16、RISC的中文含义是______，CISC的中文含义是______

17、为了运算器的高速性，采用了________进位，________乘除法，________等并行技术措施。

18、多媒体CPU是带有________技术的处理器。它是一种________技术，特别适合于图像数据处理。

19、多媒体CPU是带有_______技术的处理器，它是一种多媒体扩展结构技术，特别适合于_______处理。

20、指令字长度有______、______、______三种形式。

21、闪速存储器特别适合于_______微型计算机系统，被誉为_______而成为代替磁盘的一种理想工具。

22、一位十进制数，用BCD码表示需要________位二进制码，用ASCII码表示需要________位二进制码。

23、一个定点数由_______和_______两部分组成。

24、闪速存储器能提供高性能、低功耗、高可靠性以及_______能力，因此作为_______用于便携式电脑中。

25、·计算机硬件包括_________、_________、_________适配器，输入/输出设备。

三、名词解释题

26、尾数：

27、微程序：

28、时钟周期：

29、写回法：

四、简答题

30、外围设备的I/0控制方式分哪几类？各具什么特点？

31、同步通信方式：何谓存储总线？何谓I/O总线？各有何特点？

32、存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？

33、在定点机和浮点机中分别如何判断溢出？

五、计算题

34、一个16K×16位的存储器，有lK×4位的DRAM芯片，内部结构由64×64构成，试问：

1）采用异步刷新方式，如果最大刷新间隔为2ms，则相邻两行之间的刷新间隔是多少？

2）如果采用集中刷新方式，则存储器刷新一遍最少用多少个存储周期？设存储器的存储周期为0.5us，“死区”占多少时间？“死时间率”为多少（刷新周期为2ms）？

35、假设机器字长为16位，其中阶码6位（包含两位阶符），尾数10位（包含两位数符）。已知十进制数x=125，y=-18.125，试计算[x-y]补。（其结果用二进制真值表示，舍入时采用0舍l入法）。

36、现有64K×2位的存储器芯片，欲设计具有同样存储容量的存储器，应如何安排地址线和数据线引脚的数目，使两者之和最小，并说明有几种解法。

六、综合题

37、设某机有4个中断源A、B、C、D.其硬件排队优先顺序为A>B>C>D，现要求将中断处理顺序改为D>A>C>B。

1）写出每个中断源对应的屏蔽字。

2）按图所示的时间轴给出的4个中断源的请求时刻，画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20s。

38、设浮点数字长32位，其中阶码部分8位（含l位阶符），尾数部分24位（含1位数符），当阶码的基值分别是2和16时：

1）说明基值2和16在浮点数中如何表示。

2）当阶码和尾数均用补码表示，且尾数采用规格化形式时，给出这两种情况下所能表示的最大正数真值和非零最小正数真值。

3）在哪种基值情况下，数的表示范围大？

4）两种基值情况下，对阶和规格化操作有何不同？

39、假设某计算机的CPU主频为80MHz，CPI为4，并且平均每条指令访存1.5次，主存与Cache之间交换的块大小为16B，Cache的命中率为99%，存储器总线的宽度为32位。请回答以下问题：

1）该计算机的MIPS数是多少？平均每秒Cache缺失的次数是多少？在不考虑DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求？

2）假定在Cache缺失的情况下访问主存时，存在0.0005%的缺页率，则CPU平均每秒产生多少次缺页异常？若页面大小为4KB，每次缺页都需要访问磁盘，访问磁盘时DMA传送采用周期挪用的方式，磁盘I/O接口的数据缓冲寄存器为32位，则磁盘1/0接口平均每秒发出的DMA请求次数至少是多少？

3）CPU 和DMA控制器同时要求使用总线传输数据时，哪个优先级更高？为什么？

4）为了提高性能，主存采用4体低位交叉存储模式，工作时每1/4个存储周期启动1个体，若每个体的存储周期为50ns，则该主存能够提供的最大带宽是多少？

参考答案

一、选择题

1、B

2、A

3、C

4、D

5、D

6、D

7、C

8、C

9、D

10、D

11、C

12、A

13、C

14、B。先间址后变址，这里需要理清“先间址”的这个间址指的是D，而不是1X，如果是IX的话那就变成了寄存器间接寻址了

15、B

二、填空题

16、精简指令系统计算机 复杂指令系统计算机

17、先行 阵列 流水线

18、MMX 多媒体扩展结构

19、MMX 图像数据

20、单字长 半字长 双字长

21、便携式 固态盘

22、4 7

23、符号位 数值域

24、瞬时启动 固态盘

25、运算器 存储器 控制器

三、名词解释题

26、尾数：

在浮点数据编码中，表示数据有效值的代码。

27、微程序：

存储在控制存储中的完成指令功能的程序，由微指令组成。

28、时钟周期：

节拍，时钟频率的倒数，机器基本操作的最小单位。

29、写回法：

cache命中时的一种更新策略，写cache时不写主存，而当cache数据被替换出去时才写回主存。

四、简答题

30、答：外围设备的I/0控制方式分类及特点：（1）程序查询方式：CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单（2）程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间，但硬件结构相对复杂一些。

（3）直接内存访问（DMA）方式：数据传输速度很高，传输速率仅受内存访问时间的限制。需更多硬件，适用于内存和高速外设之间大批交换数据的场合。（4）通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。（5）外围处理机方式：通道方式的进一步发展，基本上独立于主机工作，结果更接近一般处理机。

31、答：（1）存储总线是连接CPU和主存储器之间的专用总线，速度高.（2）I/O总线是连接主机（CPU、M）与IO设备之间的总线，可扩展性好。

32、答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。

主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。

33、解析：

（1）定点机

定点机中可分别采用单符号位和双符号位判断补码加/减运算是否溢出，其中单符号位又分为两种方法：

1）若参加运算的两个操作数符号相同，结果的符号位又与操作数的符号不同，则为溢出。

2）若求和时最高进位与次高位进位“异或”结果为1，则为溢出。

双符号位判别方法：

当最后的运算结果两位符号位为10或者01时，溢出，10表示负溢出，01表示正溢出。

（2）浮点机

浮点机中的溢出根据阶码来判断。当阶码大于最大正阶码时，即为浮点数溢出：当阶码小于最小负阶码时，按机器零处理。

五、计算题

34、解析：不论采用何种刷新方式，刷新都是从单个芯片的存储容量着手。

1）采用异步刷新方式，在2ms时间内把芯片的64行刷新一遍，相邻两行之间的刷新间隔=2ms/64=31.25

2024年1月10日发(作者：悉听然)

2022年大连理工大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）

一、选择题

1、假定编译器将赋值语句“x=x+3；”转换为指令“add xaddr，3”，其中xaddr是x对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写（Write Trough）方式，则完成该指令功能需要访问主存的次数至少是（ ）。

A.0 B.1 C.2 D.34

2、若单译码方式的地址输入线为6，则译码输出线有（ ）根，那么双译码方式有输出线（ ）根。

A.64，16 B.64，32 C.32，16 D.16，64

3、信息序列16位，若想构成能纠正一位错、发现两位错的海明码，至少需要加（ ）位校验位。

A.4 B.5 C.6 D.7

4、在浮点机中，（ ）是隐藏的。

A.阶码 B.数符 C.尾数 D.基数

5、浮点数加/减运算过程一般包括对阶、尾数运算、规格化、舍入和判断溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含两位符号位）。若有两个数，即x=2×29/32，y=25×5/8，则用浮点数加法计算xty的最终结果是（ ）。

A. B. C. D.发生溢出

6、下列关于总线说法中，正确的是（ ）

I.使用总线结构减少了信息传输量

II.使用总线的优点是数据信息和地址信息可以同时传送

III.使用总结结构可以提高信息的传输速度

IV.使用总线结构可以减少信息传输线的条数

A.I，II，III ，III，IV ，IV D.只有I

7、为协调计算机系统各部件的工作，需要一种器件来提供统一的时钟标准，这个器件，是（ ）。

A.总线缓冲器 B.总线控制器 C.时钟发生器 D.以上器件都具备这种功能

8、下列关于配备32位微处理器的计算机的说法中，正确的是（ ）。

该机器的通用寄存器一般为32位

Ⅱ.该机器的地址总线宽度为32位

Ⅲ.该机器能支持64位操作系统

IV.一般来说，64位微处理器的性能比32位微处理器的高

A.I、Ⅱ B.I、Ⅲ C.I、Ⅳ D.I、IⅡ、Ⅳ

9、假定编译器对高级语言的某条语句可以编译生成两种不同的指令序列，A、B和C三类指令的CPl和执行两种不同序列所含的三类指令条数见下表。则以下结论错误的是（）。

I.序列一比序列二少l条指令

Ⅱ.序列一比序列二的执行速度快

Ⅲ.序列一的总时钟周期数比序列二多1个

Ⅳ.序列一的CPI比序列二的CPI大

A.I、ll B.1、Ⅲ C. ll、1V D.Ⅱ

10、下列有关I/O接口的叙述中，错误的是（ ）。

A.状态端口和控制端口可以合用同一个寄存器

B. I/O接口中CPU可访问的寄存器称为I/O端口

C.采用独立编址方式时，I/O端口地址和主存地址可能相同

D.采用统一编址方式时，CPU不能用访存指令访问I/O端口

11、CRT的分辨率为1024×512像素，像素的颜色数为256，则刷新存储器的容量为（ ）

A.256MB C.512KB D.2MB

12、某计算机主存地址空间大小为256MB，按字节编址。虚拟地址空间大小为4GB，采用页式存储管理，页面大小为4KB，TLB（快表）采用全相联映射，有4个页表项，内容见下图

对虚拟地址03FFF180H进行虚实地址变换的结果是（）。

A.015 3180H B.003 5180H 缺失 D.缺页

13、下列说法中，正确的是（ ）。

A.加法指令的执行周期一定要访存

B.加法指令的执行周期一定不要访存

C.指令的地址码给出存储器地址的加法指令，在执行周期一定要访存

D.指令的地址码给出存储器地址的加法指令，在执行周期一定不需要访存

14、一般来说，变址寻址经常和其他寻址方式混合在起使用，设变址寄存器为X，形式地址为D，某机具有先间址寻址再变址寻址的方式，则这种寻址方式的有效地址为（ ）。

=D+（IX） =（D）+（IX） =（D+（IX））=D+IX

15、某指令系统指令字长为8位，每一地址码长3位，用扩展操作码技术。若指令系统具有两条二地址指令、10条零地址指令，则最多有（ ）条一地址指令。

A.20 B.14 C.10 D.6

二、填空题

16、RISC的中文含义是______，CISC的中文含义是______

17、为了运算器的高速性，采用了________进位，________乘除法，________等并行技术措施。

18、多媒体CPU是带有________技术的处理器。它是一种________技术，特别适合于图像数据处理。

19、多媒体CPU是带有_______技术的处理器，它是一种多媒体扩展结构技术，特别适合于_______处理。

20、指令字长度有______、______、______三种形式。

21、闪速存储器特别适合于_______微型计算机系统，被誉为_______而成为代替磁盘的一种理想工具。

22、一位十进制数，用BCD码表示需要________位二进制码，用ASCII码表示需要________位二进制码。

23、一个定点数由_______和_______两部分组成。

24、闪速存储器能提供高性能、低功耗、高可靠性以及_______能力，因此作为_______用于便携式电脑中。

25、·计算机硬件包括_________、_________、_________适配器，输入/输出设备。

三、名词解释题

26、尾数：

27、微程序：

28、时钟周期：

29、写回法：

四、简答题

30、外围设备的I/0控制方式分哪几类？各具什么特点？

31、同步通信方式：何谓存储总线？何谓I/O总线？各有何特点？

32、存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？

33、在定点机和浮点机中分别如何判断溢出？

五、计算题

34、一个16K×16位的存储器，有lK×4位的DRAM芯片，内部结构由64×64构成，试问：

1）采用异步刷新方式，如果最大刷新间隔为2ms，则相邻两行之间的刷新间隔是多少？

2）如果采用集中刷新方式，则存储器刷新一遍最少用多少个存储周期？设存储器的存储周期为0.5us，“死区”占多少时间？“死时间率”为多少（刷新周期为2ms）？

35、假设机器字长为16位，其中阶码6位（包含两位阶符），尾数10位（包含两位数符）。已知十进制数x=125，y=-18.125，试计算[x-y]补。（其结果用二进制真值表示，舍入时采用0舍l入法）。

36、现有64K×2位的存储器芯片，欲设计具有同样存储容量的存储器，应如何安排地址线和数据线引脚的数目，使两者之和最小，并说明有几种解法。

六、综合题

37、设某机有4个中断源A、B、C、D.其硬件排队优先顺序为A>B>C>D，现要求将中断处理顺序改为D>A>C>B。

1）写出每个中断源对应的屏蔽字。

2）按图所示的时间轴给出的4个中断源的请求时刻，画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20s。

38、设浮点数字长32位，其中阶码部分8位（含l位阶符），尾数部分24位（含1位数符），当阶码的基值分别是2和16时：

1）说明基值2和16在浮点数中如何表示。

2）当阶码和尾数均用补码表示，且尾数采用规格化形式时，给出这两种情况下所能表示的最大正数真值和非零最小正数真值。

3）在哪种基值情况下，数的表示范围大？

4）两种基值情况下，对阶和规格化操作有何不同？

39、假设某计算机的CPU主频为80MHz，CPI为4，并且平均每条指令访存1.5次，主存与Cache之间交换的块大小为16B，Cache的命中率为99%，存储器总线的宽度为32位。请回答以下问题：

1）该计算机的MIPS数是多少？平均每秒Cache缺失的次数是多少？在不考虑DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求？

2）假定在Cache缺失的情况下访问主存时，存在0.0005%的缺页率，则CPU平均每秒产生多少次缺页异常？若页面大小为4KB，每次缺页都需要访问磁盘，访问磁盘时DMA传送采用周期挪用的方式，磁盘I/O接口的数据缓冲寄存器为32位，则磁盘1/0接口平均每秒发出的DMA请求次数至少是多少？

3）CPU 和DMA控制器同时要求使用总线传输数据时，哪个优先级更高？为什么？

4）为了提高性能，主存采用4体低位交叉存储模式，工作时每1/4个存储周期启动1个体，若每个体的存储周期为50ns，则该主存能够提供的最大带宽是多少？

参考答案

一、选择题

1、B

2、A

3、C

4、D

5、D

6、D

7、C

8、C

9、D

10、D

11、C

12、A

13、C

14、B。先间址后变址，这里需要理清“先间址”的这个间址指的是D，而不是1X，如果是IX的话那就变成了寄存器间接寻址了

15、B

二、填空题

16、精简指令系统计算机 复杂指令系统计算机

17、先行 阵列 流水线

18、MMX 多媒体扩展结构

19、MMX 图像数据

20、单字长 半字长 双字长

21、便携式 固态盘

22、4 7

23、符号位 数值域

24、瞬时启动 固态盘

25、运算器 存储器 控制器

三、名词解释题

26、尾数：

在浮点数据编码中，表示数据有效值的代码。

27、微程序：

存储在控制存储中的完成指令功能的程序，由微指令组成。

28、时钟周期：

节拍，时钟频率的倒数，机器基本操作的最小单位。

29、写回法：

cache命中时的一种更新策略，写cache时不写主存，而当cache数据被替换出去时才写回主存。

四、简答题

30、答：外围设备的I/0控制方式分类及特点：（1）程序查询方式：CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单（2）程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间，但硬件结构相对复杂一些。

（3）直接内存访问（DMA）方式：数据传输速度很高，传输速率仅受内存访问时间的限制。需更多硬件，适用于内存和高速外设之间大批交换数据的场合。（4）通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。（5）外围处理机方式：通道方式的进一步发展，基本上独立于主机工作，结果更接近一般处理机。

31、答：（1）存储总线是连接CPU和主存储器之间的专用总线，速度高.（2）I/O总线是连接主机（CPU、M）与IO设备之间的总线，可扩展性好。

32、答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。

主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。

33、解析：

（1）定点机

定点机中可分别采用单符号位和双符号位判断补码加/减运算是否溢出，其中单符号位又分为两种方法：

1）若参加运算的两个操作数符号相同，结果的符号位又与操作数的符号不同，则为溢出。

2）若求和时最高进位与次高位进位“异或”结果为1，则为溢出。

双符号位判别方法：

当最后的运算结果两位符号位为10或者01时，溢出，10表示负溢出，01表示正溢出。

（2）浮点机

浮点机中的溢出根据阶码来判断。当阶码大于最大正阶码时，即为浮点数溢出：当阶码小于最小负阶码时，按机器零处理。

五、计算题

34、解析：不论采用何种刷新方式，刷新都是从单个芯片的存储容量着手。

1）采用异步刷新方式，在2ms时间内把芯片的64行刷新一遍，相邻两行之间的刷新间隔=2ms/64=31.25