2024年2月22日发(作者：朱溪)
xmos声卡 HiFi Audio规格说明手册
HiFi Audio
规格说明手册
目
1.1
录
1. 模块规格说明...........................................................................................................1
HiFi声卡模块 ...........................................................................................................1 1.1.1
引脚分布 ...........................................................................................................1 1.1.2
尺寸大小 ...........................................................................................................3 1.2
HiFi声卡芯片 ...........................................................................................................4 1.2.1
引脚分布 ...........................................................................................................4 1.2.2
尺寸大小 ...........................................................................................................7
2. 接口说
明...................................................................................................................8
2.1 2.2 时序要求 ...................................................................................................................8
功能 ...........................................................................................................................9 2.2.1
9
2.2.2
APDR ..............................................................................................................10
2.2.3
FVR .................................................................................................................10
2.2.4
FUR .................................................................................................................10
2.2.5
ISR ..................................................................................................................10
2.2.6
IPOMS ............................................................................................................ 11
2.2.7
HCR ................................................................................................................ 11
功能复用问题 .........................................................................................................12 3.1.1
PCM和DSD ....................................................................................................12
3.1.2 USB和SPDIF输入 ..........................................................................................12 3.1.3 启动模式组合 .................................................................................................12
3. 使用须知.................................................................................................................12
3.1
1
HiFi Audio
规格说明手册
1. 模块规格说明
1.1 HiFi 声卡模块
采用 HiFi 声卡模块进行设计，不仅解决了对原理图和 PCB 的完整性设计难题，同时也 降低了对音频信号的干扰， 而且还可以避免 BGA 芯片因贴片不良接触的而导致的损失问题， 从而可以加速产品的快速开发和生产。 1.1.1 引脚分布 HiFi声卡模块的引脚分布图如图 1.1所示。该模块上拥有 40 个引脚，并支持了以上所有 的功能特点。支持THT和SMT两种封装，方便用户安装使用。
图 1.1
模块引脚分布图
HiFi声卡模块的引脚分配和说明如表 1.1所示。
表 1.1 管脚号 信号名称 功能 芯片数字信号引脚 属性 说明 5V 电源输入，可用 USB 直接提供。电 1 2 3 VCC5.0V GND I2S_ADC0 SI2C_SCL
nSTREAM INT nUAC 5 DEVICE PLL_LOCK 6 BOOT2 5V 地 I2S I2C 模式选择 中断 模式选择 P P I I O O O O I I 流驱动能力不小于 110mA，整体功耗在
300mW 左右 信号地 I2S 的数据输入通道 0 I2C 从机的时钟信号 音频数据流指示。低电平表示有数据流 寄存器中断引脚，高电平表示产生中断 USB 类。低电平为 1.0；高电平为 2.0， 保留功能 播放设备。低电平为 iOS/Android； 高电平为 PC PLL 锁定时钟输入，保留功能 启动模式组合 2
4
模式选择 PLL 模式选择
1
HiFi Audio
规格说明手册 管脚号 6 7 8 信号名称 MSPI_SCK BOOT1 MSPI_nCS
MI2C_SDA MSPI_MISO MI2C_SCL MSPI_MOSI SPI_nCS_SEL 10 nUPGRADE 11
12 13 14 nUSB_ENUM I2S_MCLK_IN DAC_MCLK_OUT nSAMPLE_384KHz
nDOP512 nSAMPLE_352.8KHz nDOP256 nSAMPLE_192KHz nDOP128
nSAMPLE_176.4KHz nDOP64 nSAMPLE_96KHz nDSD512 nSAMPLE_88.2KHz
nDSD256 nSAMPLE_48KHz nDSD128 nSAMPLE_44.1KHz nDSD64
I2S_MCLK_SEL DAC_DOCE_MUTE DAC_CODE_nRST SPDIF_SEL nPCM_DSD_SEL
SPDIF_OUT SPDIF_IN 模式选择 模式选择 I2S I2S 采样率 DOP 模式 采样率 DOP 模式 采样率 DOP 模式 采样率 DOP 模式 采样率 DSD 模式
采样率 DSD 模式 采样率 DSD 模式 采样率 DSD 模式 模式选择 O O I
O O O O O O O O O O O O O O O O O O O O O O O I 功能 SPI 模式选择 SPI
I2C SPI I2C SPI 模式选择 属性 O I O I/O I O O O 说明 SPI 主机的时钟信号
启动模式组合 1 SPI 主机的片选信号 I2C 主机的数据信号 SPI 主机的数据输入信号 I2C 主机的时钟信号 SPI 主机的数据输出信号 SPI Flash 使能。低电平使能访问 SPI Flash；高电平禁能访问 SPI Flash 设备固件升级指示。低电平表示固件升 级中；高电平表示没有固件升级 USB 枚举。低电平表示枚举成功 I2S 的主时钟输入信号 I2S 的主时钟输出信号
384KHz 采样率指示。低电平有效 DOP512 位指示。低电平有效 352.8KHz
采样率指示。低电平有效 DOP256 位指示。低电平有效 192KHz 采样率指示。低电平有效 DOP128 位指示。低电平有效 176.4KHz 采样率指示。低电平有效 DOP64 位指示。低电平有效 96KHz 采样率指示。低电平有效
DSD512 位指示。低电平有效 88.2KHz 采样率指示。低电平有效 DSD256
位指示。低电平有效 48KHz 采样率指示。低电平有效 DSD128 位指示。低电平有效 44.1KHz 采样率指示。低电平有效 DSD64 位指示。低电平有效 I2S 主时钟选择。 低电平为 22.5792MHz； 高电平为 24.576MHz 编解码的静音控制。高电平静音；低电 平取消静音 编解码器件的复位信号。低电平复位； 高电平不复位 使能 SPDIF 信号输出。高电平使能；低 电平禁能 低电平为 PCM；高电平为 DSD 同轴或光纤数据输出接口 同轴或光纤数据输入接口
9
15
16 17
18
19 20
21
22 23 24 25 26 27
CODE CODE 模式选择 模式选择 SPDIF SPDIF
2
HiFi Audio
规格说明手册 管脚号 28 29 30 信号名称 I2S_DAC0 DSD_A I2S_DAC1
I2S_SCLK DSD_B I2S_LRCLK DSD_CLK MIDI_IN PLL_MCLK_IN I2S_ADC1
SI2C_SDA USB_DN USB_DP GND ADC_IN0 MIDI_OUT PLL_SYNC VDD3.3V nRST
功能 I2S DSD I2S I2S DSD I2S DSD MIDI PLL I2S I2C USB-差分线 USB+差分线
地 ADC 采样 MIDI PLL 3.3V 复位信号 属性 O O I O O O O I I I I/O I/O I/O P
I O O P I 说明 I2S 的数据输出通道 0 DSD 的 A 通道数据 I2S 的数据输出通道 1 I2S 的位时钟信号 DSD 的 B 通道数据 I2S 的字时钟信号 DSD
时钟信号 MIDI 输入信号 PLL 芯片时钟输入，保留功能 I2S 的数据输入通道 1 I2C 从机的数据信号 USB DP 差分线 USB DP 差分线 信号地 ADC
采样通道 0，保留功能 MIDI 输出信号 PLL 同步时钟输出，保留功能 3.3V
电压输入 低电平复位
31 32 32 33 34 35 36 37 38 39 40
1.1.2 尺寸大小
图 1.2
模块尺寸大小
3
HiFi Audio
规格说明手册
1.2
HiFi 声卡芯片
1.2.1 引脚分布 本产品的主控芯片是采用XMOS的芯片进行设计，芯片引脚分布图如图 1.3所示。
图 1.3
芯片引脚分布图
HiFi声卡芯片的引脚分配和说明如表 1.2至表 1.5所示。
表 1.2 管脚号 A8 信号名称 MIDI_IN PLL_MCLK_IN SF_MISO A9
I2S_SCLK DSD_B A10 SF_SCK I2S_DAC0 功能 MIDI PLL SPI Flash I2S DSD SPI
Flash I2S 芯片数字信号引脚 属性 I I I O O O O MIDI 输入信号 PLL 芯片时钟输入，保留功能 读取 SPI Flash 中的固件接口 I2S 的位时钟信号 DSD
的 B 通道数据 读取 SPI Flash 中的固件接口 I2S 的数据输出通道 0 说明
4
HiFi Audio
规格说明手册 管脚号 A10 A11 A12 B8 信号名称 DSD_A SPDIF_OUT
SPDIF_IN nPCM_DSD_SEL I2S_ADC1 SI2C_SDA SF_nCS B9 I2S_LRCLK DSD_CLK
B10 SF_MOSI I2S_DAC1 SPDIF_SEL DAC_CODE_nRST DAC_DOCE_MUTE
I2S_MCLK_SEL nSAMPLE_44.1KHz nDSD64 nSAMPLE_48KHz nDSD128
nSAMPLE_88.2KHz nDSD256 MIDI_OUT PLL_SYNC nSAMPLE_96KHz nDSD512
nSAMPLE_176.4KHz nDOP64 nSAMPLE_192KHz nDOP128 nSAMPLE_352.8KHz
nDOP256 I2S_ADC0 SI2C_SCL nUAC L8 DEVICE PLL_LOCK 功能 DSD SPDIF
SPDIF 模式选择 I2S I2C SPI Flash I2S DSD SPI Flash I2S 模式选择 属性 O O I
O I I/O O O O O I O O O O O O O O O O O O O O O O O O O O I I O O I 说明
DSD 的 A 通道数据 SPDIF 数据输出接口 SPDIF 数据输入接口 低电平为
PCM；高电平为 DSD I2S 的数据输入通道 1 I2C 从机的数据信号 读取 SPI
Flash 中的固件接口 I2S 的字时钟信号 DSD 时钟信号 读取 SPI Flash 中的固件接口 I2S 的数据输出通道 1 使能 SPDIF 信号输出。高电平使能；低 电平禁能 编解码器件的复位信号。低电平复位； 高电平不复位 编解码的静音控制。高电平静音；低电 平取消静音 I2S 主时钟选择。 低电平为 22.5792MHz； 高电平为 24.576MHz 44.1KHz 采样率指示。低电平有效
DSD64 位指示。低电平有效 48KHz 采样率指示。低电平有效 DSD128 位指示。低电平有效 88.2KHz 采样率指示。低电平有效 DSD256 位指示。低电平有效 MIDI 输出信号 PLL 同步时钟输出，保留功能 96KHz 采样率指示。低电平有效 DSD512 位指示。低电平有效 176.4KHz 采样率指示。低电平有效 DOP64 位指示。低电平有效 192KHz 采样率指示。低电平有效 DOP128 位指示。低电平有效 352.8KHz 采样率指示。低电平有效
DOP256 位指示。低电平有效 I2S 的数据输入通道 0 I2C 从机的时钟信号
USB 类。低电平为 1.0；高电平为 2.0， 保留功能 播放设备。低电平为
iOS/Android；高电 平为 PC PLL 锁定时钟输入，保留功能
B11 B12 C11 C12 D12
CODE CODE 模式选择 采样率 DSD 模式 采样率 DSD 模式 采样率
DSD 模式 MIDI PLL 采样率 DSD 模式 采样率 DOP 模式 采样率 DOP
模式 采样率 DOP 模式 I2S I2C 模式选择
E12
F12 G1
G12
H12 J12
K12
L7
模式选择 PLL
5
HiFi Audio
规格说明手册 管脚号 L9 信号名称 BOOT1 MSPI_nCS MI2C_SCL
MSPI_MOSI nUSB_ENUM nSAMPLE_384KHz nDOP512 nSTREAM nSTREAM
BOOT2 MSPI_SCK MI2C_SDA MSPI_MISO SPI_nCS_SEL M11 nUPGRADE M12
I2S_MCLK_IN 模式选择 I2S 表 1.3 管脚号 A2 A5 A6 A7 信号名称
ADC_IN0 USB_DP USB_DN USB_VBUS 功能 ADC 采样 USB+差分线 USB-差分线 USB VBUS 表 1.4 管脚号 B1 B5 B6 C1 D1 D2 E2 C2 E1 F1 信号名称
TDO TRST TCK TMS TDI DEBUG nRST XI/CLK XO 复位信号 系统时钟 调试接口 功能 O I 功能 模式选择 SPI I2C SPI 模式选择 采样率 DOP 模式 模式选择 模式选择 模式选择 SPI I2C SPI 模式选择 属性 I O O O O O O O O
I O I/O I O 启动模式组合 1 SPI 主机的片选信号 I2C 主机的时钟信号 SPI
主机的数据输出信号 USB 枚举。低电平表示枚举成功 384KHz 采样率指
示。低电平有效 DOP512 位指示。低电平有效 音频数据流指示。低电平表示有数据流 音频数据流指示。低电平表示有数据流 启动模式组合 2
SPI 主机的时钟信号 I2C 主机的数据信号 SPI 主机的数据输入信号 SPI
Flash 使能。低电平使能访问 SPI Flash；高电平禁能访问 SPI Flash 设备固件升级指示。低电平表示固件升 级中；高电平表示没有固件升级 I2S 的主时钟输入信号 说明
L10 L11 L12 M8 M8 M9
M10
芯片模拟信号引脚 属性 I I/O I/O I 说明 ADC 采样通道 0，保留功能
USB DP 差分线 USB DP 差分线 USB BUS 电源侦测线
芯片调试接口引脚 属性 O I I I I I/O I I O 说明 测试数据输出信号 测试复位输入信号 测试时钟信号 测试状态机信号 测试数据输入信号 调试接口信号 低电平复位 24MHz 无源/有源时钟输入 24MHz 无源时钟输出
6
HiFi Audio
规格说明手册 表 1.5 接口类型 信号名称 VCC3.3V VDD1.8V
VDD1.8V_SW VCC1V 电源接口 VCC1V_SW 芯片电源和其他引脚 属性 说明 3.3V 电压输入，电流驱动能力不小于 110mA，整体功耗在 300mW 左右 P 1.8V 电压输出 1.8V 开关信号，1MHz 开关频率 1V 电压输出 1V 开关信号，1MHz 开关频率
管脚号 M6、 M7、 L6、 M1、 M2、H1、A1 M4 M5 K1、K2 J1、J2 A3、
E5、E6、E7、 E8、F5、F6、F7、 F8、G5、G6、G7、 G8、H5、H6、H7、
H8、L1、L2、M3、 L5、F2 B7、B2、B3、L4、 H2、G2、L3、B4、
GND
P
信号地
悬空/保留
NC
D11、E11、F11、 G11、H11、J11、 K11、A4
NC
无用或者保留的引脚，悬空即可
1.2.2 尺寸大小
图 1.4
芯片尺寸大小
7
HiFi Audio
规格说明手册
2. 接口说明
HiFi 声卡内部集成了 I2C 从机外设，MCU 可通过该接口访问其内部的参数和状态，同 时也可通过该接口控制 HiFi 声卡，如 HID 功能等。
2.1
时序要求
HiFi声卡采用标准的I2C时序，高位数据先发送。速率最高可达
400Kbps，7 位设备地址 固定为 0x68。I2C时序如图 2.1所示。
图 2.1
I2C 时序
I2C时序的参数要求如表 2.1所示。
表 2.1 参数 tSU:STA tHD:SDA tSU:STO tSU:DAT tHD:DAT tLOW tHIGH tF
tR tBUF tAA tDH 最小值 0.6 0.6 0.6 100 0 1.3 0.6 1.3 100 典型值 最大值
300 1 0.9 I2C 时序参数 单位 μs μs μs ns μs μs μs ns μs μs μs
ns 说明 起始位建立时间 起始位保持时间 结束位建立时间 数据建立时间 数据保持时间 SCL 低电平时间 SCL 高电平时间 SDA 和 SCL 下降沿时间 SDA 和 SCL 上升沿时间 在 STOP 和 START 之间的空闲时间 SCL
为低且 SDA 输出数据有效时间 SDA 输出数据保持时间
I2C写时序和读时序如图 2.2和图 2.3所示。
图 2.2 设备 内容 M ST M 0xD0 S A 图 2.3 设备 内容 M ST M 0xD0
S A M Reg Addr I2C 写时序 M Reg Addr S A M Data S A M SP
I2C 读时序 S A M SP M ST M 0xD1 S A S Data M N M SP
注：M：主设备；S：从设备；ST：起始位；P：结束位；A：应答位；N：无应答位；Data：数据
8
HiFi Audio
规格说明手册
2.2
功能
HiFi声卡集成的I2C从机外设配置有 7 个寄存器，分别为音频格式状态寄存器（AFSR： Audio Format State Reg） 、音频播放设备寄存器（APDR：Audio Play Device Reg） 、固件版本 寄存器（FVR：Firmware Version Reg） 、固件升级状态寄存器（FUR：Firmware Upgrade State Reg） 、 中断状态寄存器 （ISR： Interrupt State Reg） 、 中断信号输出屏蔽寄存器 （IPOMS：
Interrupt Pin Output Mask Reg） 、HID控制寄存器（HCR：HID Control Reg） 。说明如表 2.2所示。
表 2.2 寄存器 AFSR APDR FVR FUR ISR IPOMS HCR 地址 0 1 2 3 4 5 6
寄存器说明 说明 音频格式状态寄存器，包含 USB 类、音频设备类型、播放格式和采样率 音频播放设备寄存器 固件版本寄存器 固件升级状态寄存器 中断状态寄存器，当 AFSR 有改变且 IPOMS 使能时，中断引脚输出高电平 中断信号输出屏蔽寄存器，用于控制中断信号引脚的输出使能
HID 控制寄存器
2.2.1 AFSR AFSR为只读寄存器，主要用于记录当前的播放状态。具体说明如表 2.3所示。
表 2.3 位 0000: 32KHz 0001: 44.1KHz（缺省值） 0010: 48KHz 0011:
88.2KHz 0100: 96KHz 0101: 176.4KHz 0110: 192KHz bit3:bit0 0111: 352.8KHz
1000: 384KHz 1001: 705.6KHz 1010: 768KHz 1100: 2.8MHz(64fs) DSD Data
Stream 1101: 5.6MHz(128fs) DSD Data Stream 1110: 11.2MHz(256fs) DSD
Data Stream 1111: 22.5MHz(512fs) DSD Data Stream 00: None/No signal（缺省值） bit5:bit4 01: PCM 10: DoP 11: DSD 00: 16（缺省值） bit7:bit6 01: 24 10:
32 9 设备音频位深 播放格式 播放采样率 AFSR（地址为 0） 内容 说明
HiFi Audio
规格说明手册
当 AFSR 发生改变时，ISR 会变为 1；如果此时 IPOMS 有效，HiFi 声卡也会通过中断 引脚 INT 输出高电平。采用 INT 引脚输出中断信号，不仅可以使 MCU 的访问方式更加灵 活，降低了 MCU 的 CPU 占用率（不必定时访问 ISR） ，而且可以让 MCU 实时的将 HiFi 声 卡当前的状态显示在 LED 或 LCD 上（如果用户采用其他显示方案的话） 。 当 HiFi 声卡通过 INT 引脚输出高电平的中断信号后，MCU 即可访问 HiFi 声卡；且仅 当 MCU 读完 AFSR 之后，中断信号引脚才会恢复为低电平，ISR 也同时恢复为 0。 2.2.2 APDR APDR为只读寄存器，用于记录当前所使用的播放设备类型，具体如表 2.4所示。
表 2.4 位 0000: PC UAC1 0001: PC UAC2 bit2:bit0 0010: SPDIF IN 0011:
Android 0100: iOS UAC1 0101: iOS UAC2 bit7:bit3 保留 读出为 0 播放设备类型 APDR（地址为 1） 内容 说明
2.2.3 FVR FVR为只读寄存器，用于记录当前的固件版本号，如表 2.5所示。
表 2.5 FVR（地址为 2） 位 bit3:bit0 bit7:bit4 内容 （vv 缺省为
00） （v 缺省为 1） 说明 小数点后的版本号 小数点前的版本号
2.2.4 FUR FUR为只读寄存器， 用于记录当前是否为固件升级状态。 当处于正常工作模式时， 为 0； 当处于固件升级过程中，为 1。当HiFi声卡从正常工作模式转入固件升级模式，或者从固件 升级模式转入正常工作模式时，也会产生中断信号，同时ISR也变为 1。且仅当MCU读AFSR 之
后，中断信号引脚才会恢复为低电平，ISR也同时恢复为 0。FUR如表 2.6所示。
表 2.6 FUR（地址为 3） 位 bit0 bit7:bit1 内容 0: Normal；1: soft
upgrade（缺省为 0） 保留 说明 软件升级状态 读出为 0
2.2.5 ISR ISR为只读寄存器，用于记录当前的中断状态，反应中断INT引脚的状态。当INT引脚为 低电平是，ISR为 0；当INT引脚为高电平时，ISR为 1。ISR如表 2.7所示。
10
HiFi Audio
规格说明手册 表 2.7 ISR（地址为 4） 位 bit0 bit7:bit1 内容 0: Not
assert；1: Assert（缺省为 0） 保留 说明 中断状态 读出为 0
2.2.6 IPOMS IPOMS为读写寄存器，用于使能或禁能中断引脚的信号输出。如表 2.8所示。
表 2.8 位 bit0 bit7:bit1 IPOMS（地址为 5） 内容 0: Not mask；1: Mask（缺省为 0） 保留 说明 中断引脚屏蔽 读出为 0
2.2.7 HCR HCR为只写寄存器，为标准的HID命令，用于PC端的HID控制。如表 2.9所示。当其中 的某一位为 1 时，则使能该控制。HCR不支持组合控制，即不能同时有两个位为 1，只能分 时控制。
表 2.9 HCR（地址为 6） 位 bit0 bit1 bit2 bit3 bit4 bit5 bit6 bit7 内容
Volume Up，为 1 时有效 Volume Down，为 1 时有效 Next，为 1 时有效 Previous，为 1 时有效 Mute，为 1 时有效 Play，为 1 时有效 Pause，为 1 时有效 Stop，为 1 时有效 说明 音量调高 音量调低 下一首音乐
上一首音乐 静音 播放 暂停 停止
11
HiFi Audio
规格说明手册
3. 使用须知
3.1 功能复用问题
3.1.1 PCM 和 DSD PCM和DSD是不能同时使用的。当使用PCM或者DSD时，相应的音频信号引脚和状态 指示引脚如表 3.1所示。
表 3.1 PCM 和 DSD 引脚 I2S_DAC0/DSD_A I2S_SCLK/DSD_B
I2S_LRCLK/DSD_CLK nSAMPLE_44.1KHz/nDSD64 nSAMPLE_48KHz/nDSD128
nSAMPLE_88.2KHz/nDSD256 nSAMPLE_96KHz/nDSD512
nSAMPLE_176.4KHz/nDOP64 nSAMPLE_192KHz/nDOP128
nSAMPLE_352.8KHz/nDOP256 nSAMPLE_384KHz/nDOP512 nPCM_DSD_SEL
PCM I2S_DAC0 I2S_SCLK I2S_LRCLK nSAMPLE_44.1KHz nSAMPLE_48KHz
nSAMPLE_88.2KHz nSAMPLE_96KHz nSAMPLE_176.4KHz nSAMPLE_192KHz
nSAMPLE_352.8KHz nSAMPLE_384KHz 低电平 DSD DSD_A DSD_B DSD_CLK
nDSD64 nDSD128 nDSD256 nDSD512 nDOP64 nDOP128 nDOP256 nDOP512
高电平
注：不同的 DAC 解码芯片，其 I2S 接口和 DSD 接口的对应关系不一样，本 HiFi 声卡可以灵活根据不 同的 DAC 芯片进行相应的接口调整，比如 I2S_DAC0 可以和 DSD_B 组合，I2S_SCLK 可以和 DSD_A 组 合等。这个功能可以通过升级固件来支持。
3.1.2 USB 和 SPDIF 输入 USB 输入和 SPDIF 输入是不能同时使用的。当使用 USB 的时候，音频数据流来源于 PC/Android/iOS 等；当使用 SPDIF
输入时，音频数据流则来自于 SPDIF。 3.1.3 启动模式组合 本HiFi声卡有
4 种固件启动模式，可通过BOOT1/MSPI_SCK和BOOT2/MSPI_SCK引脚 来选择，即BOOT1 和BOOT2 功能。当需要切换不同的固件时，需要先通过nRST引脚复位 HiFi声卡，然后控制这两个引脚相应的电平状态，然后释放复位并保持一段时间，之后即可 断开对这两个引脚的控制。控制时序如图 3.1所示。
图 3.1
启动模式时序
HiFi声卡的启动模式时序参数如表 3.2所示。
12
HiFi Audio
规格说明手册 表 3.2 参数 trst_low tboot_low tboot_high trun 最小值 5 1 20 20 典型值 40 启动模式时序参数 最大值 150 150 单位 μs μs μs ns 说明 复位低电平时间 Boot 低电平时间 Boot 高电平时间 开始正常运行时间
BOOT1 和BOOT2 的启动模式组合功能如表 3.3所示。
表 3.3 BOOT1 和 BOOT2 的启动模式组合功能 组合启动状态 iOS
SPDIF IN PC UAC1/ Android PC UAC2
BOOT2、BOOT1 00 01 10 11
注：当有且只有一个启动模式组合功能时，此时 BOOT1 和 BOOT2 无
效。
13
2024年2月22日发(作者：朱溪)
xmos声卡 HiFi Audio规格说明手册
HiFi Audio
规格说明手册
目
1.1
录
1. 模块规格说明...........................................................................................................1
HiFi声卡模块 ...........................................................................................................1 1.1.1
引脚分布 ...........................................................................................................1 1.1.2
尺寸大小 ...........................................................................................................3 1.2
HiFi声卡芯片 ...........................................................................................................4 1.2.1
引脚分布 ...........................................................................................................4 1.2.2
尺寸大小 ...........................................................................................................7
2. 接口说
明...................................................................................................................8
2.1 2.2 时序要求 ...................................................................................................................8
功能 ...........................................................................................................................9 2.2.1
9
2.2.2
APDR ..............................................................................................................10
2.2.3
FVR .................................................................................................................10
2.2.4
FUR .................................................................................................................10
2.2.5
ISR ..................................................................................................................10
2.2.6
IPOMS ............................................................................................................ 11
2.2.7
HCR ................................................................................................................ 11
功能复用问题 .........................................................................................................12 3.1.1
PCM和DSD ....................................................................................................12
3.1.2 USB和SPDIF输入 ..........................................................................................12 3.1.3 启动模式组合 .................................................................................................12
3. 使用须知.................................................................................................................12
3.1
1
HiFi Audio
规格说明手册
1. 模块规格说明
1.1 HiFi 声卡模块
采用 HiFi 声卡模块进行设计，不仅解决了对原理图和 PCB 的完整性设计难题，同时也 降低了对音频信号的干扰， 而且还可以避免 BGA 芯片因贴片不良接触的而导致的损失问题， 从而可以加速产品的快速开发和生产。 1.1.1 引脚分布 HiFi声卡模块的引脚分布图如图 1.1所示。该模块上拥有 40 个引脚，并支持了以上所有 的功能特点。支持THT和SMT两种封装，方便用户安装使用。
图 1.1
模块引脚分布图
HiFi声卡模块的引脚分配和说明如表 1.1所示。
表 1.1 管脚号 信号名称 功能 芯片数字信号引脚 属性 说明 5V 电源输入，可用 USB 直接提供。电 1 2 3 VCC5.0V GND I2S_ADC0 SI2C_SCL
nSTREAM INT nUAC 5 DEVICE PLL_LOCK 6 BOOT2 5V 地 I2S I2C 模式选择 中断 模式选择 P P I I O O O O I I 流驱动能力不小于 110mA，整体功耗在
300mW 左右 信号地 I2S 的数据输入通道 0 I2C 从机的时钟信号 音频数据流指示。低电平表示有数据流 寄存器中断引脚，高电平表示产生中断 USB 类。低电平为 1.0；高电平为 2.0， 保留功能 播放设备。低电平为 iOS/Android； 高电平为 PC PLL 锁定时钟输入，保留功能 启动模式组合 2
4
模式选择 PLL 模式选择
1
HiFi Audio
规格说明手册 管脚号 6 7 8 信号名称 MSPI_SCK BOOT1 MSPI_nCS
MI2C_SDA MSPI_MISO MI2C_SCL MSPI_MOSI SPI_nCS_SEL 10 nUPGRADE 11
12 13 14 nUSB_ENUM I2S_MCLK_IN DAC_MCLK_OUT nSAMPLE_384KHz
nDOP512 nSAMPLE_352.8KHz nDOP256 nSAMPLE_192KHz nDOP128
nSAMPLE_176.4KHz nDOP64 nSAMPLE_96KHz nDSD512 nSAMPLE_88.2KHz
nDSD256 nSAMPLE_48KHz nDSD128 nSAMPLE_44.1KHz nDSD64
I2S_MCLK_SEL DAC_DOCE_MUTE DAC_CODE_nRST SPDIF_SEL nPCM_DSD_SEL
SPDIF_OUT SPDIF_IN 模式选择 模式选择 I2S I2S 采样率 DOP 模式 采样率 DOP 模式 采样率 DOP 模式 采样率 DOP 模式 采样率 DSD 模式
采样率 DSD 模式 采样率 DSD 模式 采样率 DSD 模式 模式选择 O O I
O O O O O O O O O O O O O O O O O O O O O O O I 功能 SPI 模式选择 SPI
I2C SPI I2C SPI 模式选择 属性 O I O I/O I O O O 说明 SPI 主机的时钟信号
启动模式组合 1 SPI 主机的片选信号 I2C 主机的数据信号 SPI 主机的数据输入信号 I2C 主机的时钟信号 SPI 主机的数据输出信号 SPI Flash 使能。低电平使能访问 SPI Flash；高电平禁能访问 SPI Flash 设备固件升级指示。低电平表示固件升 级中；高电平表示没有固件升级 USB 枚举。低电平表示枚举成功 I2S 的主时钟输入信号 I2S 的主时钟输出信号
384KHz 采样率指示。低电平有效 DOP512 位指示。低电平有效 352.8KHz
采样率指示。低电平有效 DOP256 位指示。低电平有效 192KHz 采样率指示。低电平有效 DOP128 位指示。低电平有效 176.4KHz 采样率指示。低电平有效 DOP64 位指示。低电平有效 96KHz 采样率指示。低电平有效
DSD512 位指示。低电平有效 88.2KHz 采样率指示。低电平有效 DSD256
位指示。低电平有效 48KHz 采样率指示。低电平有效 DSD128 位指示。低电平有效 44.1KHz 采样率指示。低电平有效 DSD64 位指示。低电平有效 I2S 主时钟选择。 低电平为 22.5792MHz； 高电平为 24.576MHz 编解码的静音控制。高电平静音；低电 平取消静音 编解码器件的复位信号。低电平复位； 高电平不复位 使能 SPDIF 信号输出。高电平使能；低 电平禁能 低电平为 PCM；高电平为 DSD 同轴或光纤数据输出接口 同轴或光纤数据输入接口
9
15
16 17
18
19 20
21
22 23 24 25 26 27
CODE CODE 模式选择 模式选择 SPDIF SPDIF
2
HiFi Audio
规格说明手册 管脚号 28 29 30 信号名称 I2S_DAC0 DSD_A I2S_DAC1
I2S_SCLK DSD_B I2S_LRCLK DSD_CLK MIDI_IN PLL_MCLK_IN I2S_ADC1
SI2C_SDA USB_DN USB_DP GND ADC_IN0 MIDI_OUT PLL_SYNC VDD3.3V nRST
功能 I2S DSD I2S I2S DSD I2S DSD MIDI PLL I2S I2C USB-差分线 USB+差分线
地 ADC 采样 MIDI PLL 3.3V 复位信号 属性 O O I O O O O I I I I/O I/O I/O P
I O O P I 说明 I2S 的数据输出通道 0 DSD 的 A 通道数据 I2S 的数据输出通道 1 I2S 的位时钟信号 DSD 的 B 通道数据 I2S 的字时钟信号 DSD
时钟信号 MIDI 输入信号 PLL 芯片时钟输入，保留功能 I2S 的数据输入通道 1 I2C 从机的数据信号 USB DP 差分线 USB DP 差分线 信号地 ADC
采样通道 0，保留功能 MIDI 输出信号 PLL 同步时钟输出，保留功能 3.3V
电压输入 低电平复位
31 32 32 33 34 35 36 37 38 39 40
1.1.2 尺寸大小
图 1.2
模块尺寸大小
3
HiFi Audio
规格说明手册
1.2
HiFi 声卡芯片
1.2.1 引脚分布 本产品的主控芯片是采用XMOS的芯片进行设计，芯片引脚分布图如图 1.3所示。
图 1.3
芯片引脚分布图
HiFi声卡芯片的引脚分配和说明如表 1.2至表 1.5所示。
表 1.2 管脚号 A8 信号名称 MIDI_IN PLL_MCLK_IN SF_MISO A9
I2S_SCLK DSD_B A10 SF_SCK I2S_DAC0 功能 MIDI PLL SPI Flash I2S DSD SPI
Flash I2S 芯片数字信号引脚 属性 I I I O O O O MIDI 输入信号 PLL 芯片时钟输入，保留功能 读取 SPI Flash 中的固件接口 I2S 的位时钟信号 DSD
的 B 通道数据 读取 SPI Flash 中的固件接口 I2S 的数据输出通道 0 说明
4
HiFi Audio
规格说明手册 管脚号 A10 A11 A12 B8 信号名称 DSD_A SPDIF_OUT
SPDIF_IN nPCM_DSD_SEL I2S_ADC1 SI2C_SDA SF_nCS B9 I2S_LRCLK DSD_CLK
B10 SF_MOSI I2S_DAC1 SPDIF_SEL DAC_CODE_nRST DAC_DOCE_MUTE
I2S_MCLK_SEL nSAMPLE_44.1KHz nDSD64 nSAMPLE_48KHz nDSD128
nSAMPLE_88.2KHz nDSD256 MIDI_OUT PLL_SYNC nSAMPLE_96KHz nDSD512
nSAMPLE_176.4KHz nDOP64 nSAMPLE_192KHz nDOP128 nSAMPLE_352.8KHz
nDOP256 I2S_ADC0 SI2C_SCL nUAC L8 DEVICE PLL_LOCK 功能 DSD SPDIF
SPDIF 模式选择 I2S I2C SPI Flash I2S DSD SPI Flash I2S 模式选择 属性 O O I
O I I/O O O O O I O O O O O O O O O O O O O O O O O O O O I I O O I 说明
DSD 的 A 通道数据 SPDIF 数据输出接口 SPDIF 数据输入接口 低电平为
PCM；高电平为 DSD I2S 的数据输入通道 1 I2C 从机的数据信号 读取 SPI
Flash 中的固件接口 I2S 的字时钟信号 DSD 时钟信号 读取 SPI Flash 中的固件接口 I2S 的数据输出通道 1 使能 SPDIF 信号输出。高电平使能；低 电平禁能 编解码器件的复位信号。低电平复位； 高电平不复位 编解码的静音控制。高电平静音；低电 平取消静音 I2S 主时钟选择。 低电平为 22.5792MHz； 高电平为 24.576MHz 44.1KHz 采样率指示。低电平有效
DSD64 位指示。低电平有效 48KHz 采样率指示。低电平有效 DSD128 位指示。低电平有效 88.2KHz 采样率指示。低电平有效 DSD256 位指示。低电平有效 MIDI 输出信号 PLL 同步时钟输出，保留功能 96KHz 采样率指示。低电平有效 DSD512 位指示。低电平有效 176.4KHz 采样率指示。低电平有效 DOP64 位指示。低电平有效 192KHz 采样率指示。低电平有效 DOP128 位指示。低电平有效 352.8KHz 采样率指示。低电平有效
DOP256 位指示。低电平有效 I2S 的数据输入通道 0 I2C 从机的时钟信号
USB 类。低电平为 1.0；高电平为 2.0， 保留功能 播放设备。低电平为
iOS/Android；高电 平为 PC PLL 锁定时钟输入，保留功能
B11 B12 C11 C12 D12
CODE CODE 模式选择 采样率 DSD 模式 采样率 DSD 模式 采样率
DSD 模式 MIDI PLL 采样率 DSD 模式 采样率 DOP 模式 采样率 DOP
模式 采样率 DOP 模式 I2S I2C 模式选择
E12
F12 G1
G12
H12 J12
K12
L7
模式选择 PLL
5
HiFi Audio
规格说明手册 管脚号 L9 信号名称 BOOT1 MSPI_nCS MI2C_SCL
MSPI_MOSI nUSB_ENUM nSAMPLE_384KHz nDOP512 nSTREAM nSTREAM
BOOT2 MSPI_SCK MI2C_SDA MSPI_MISO SPI_nCS_SEL M11 nUPGRADE M12
I2S_MCLK_IN 模式选择 I2S 表 1.3 管脚号 A2 A5 A6 A7 信号名称
ADC_IN0 USB_DP USB_DN USB_VBUS 功能 ADC 采样 USB+差分线 USB-差分线 USB VBUS 表 1.4 管脚号 B1 B5 B6 C1 D1 D2 E2 C2 E1 F1 信号名称
TDO TRST TCK TMS TDI DEBUG nRST XI/CLK XO 复位信号 系统时钟 调试接口 功能 O I 功能 模式选择 SPI I2C SPI 模式选择 采样率 DOP 模式 模式选择 模式选择 模式选择 SPI I2C SPI 模式选择 属性 I O O O O O O O O
I O I/O I O 启动模式组合 1 SPI 主机的片选信号 I2C 主机的时钟信号 SPI
主机的数据输出信号 USB 枚举。低电平表示枚举成功 384KHz 采样率指
示。低电平有效 DOP512 位指示。低电平有效 音频数据流指示。低电平表示有数据流 音频数据流指示。低电平表示有数据流 启动模式组合 2
SPI 主机的时钟信号 I2C 主机的数据信号 SPI 主机的数据输入信号 SPI
Flash 使能。低电平使能访问 SPI Flash；高电平禁能访问 SPI Flash 设备固件升级指示。低电平表示固件升 级中；高电平表示没有固件升级 I2S 的主时钟输入信号 说明
L10 L11 L12 M8 M8 M9
M10
芯片模拟信号引脚 属性 I I/O I/O I 说明 ADC 采样通道 0，保留功能
USB DP 差分线 USB DP 差分线 USB BUS 电源侦测线
芯片调试接口引脚 属性 O I I I I I/O I I O 说明 测试数据输出信号 测试复位输入信号 测试时钟信号 测试状态机信号 测试数据输入信号 调试接口信号 低电平复位 24MHz 无源/有源时钟输入 24MHz 无源时钟输出
6
HiFi Audio
规格说明手册 表 1.5 接口类型 信号名称 VCC3.3V VDD1.8V
VDD1.8V_SW VCC1V 电源接口 VCC1V_SW 芯片电源和其他引脚 属性 说明 3.3V 电压输入，电流驱动能力不小于 110mA，整体功耗在 300mW 左右 P 1.8V 电压输出 1.8V 开关信号，1MHz 开关频率 1V 电压输出 1V 开关信号，1MHz 开关频率
管脚号 M6、 M7、 L6、 M1、 M2、H1、A1 M4 M5 K1、K2 J1、J2 A3、
E5、E6、E7、 E8、F5、F6、F7、 F8、G5、G6、G7、 G8、H5、H6、H7、
H8、L1、L2、M3、 L5、F2 B7、B2、B3、L4、 H2、G2、L3、B4、
GND
P
信号地
悬空/保留
NC
D11、E11、F11、 G11、H11、J11、 K11、A4
NC
无用或者保留的引脚，悬空即可
1.2.2 尺寸大小
图 1.4
芯片尺寸大小
7
HiFi Audio
规格说明手册
2. 接口说明
HiFi 声卡内部集成了 I2C 从机外设，MCU 可通过该接口访问其内部的参数和状态，同 时也可通过该接口控制 HiFi 声卡，如 HID 功能等。
2.1
时序要求
HiFi声卡采用标准的I2C时序，高位数据先发送。速率最高可达
400Kbps，7 位设备地址 固定为 0x68。I2C时序如图 2.1所示。
图 2.1
I2C 时序
I2C时序的参数要求如表 2.1所示。
表 2.1 参数 tSU:STA tHD:SDA tSU:STO tSU:DAT tHD:DAT tLOW tHIGH tF
tR tBUF tAA tDH 最小值 0.6 0.6 0.6 100 0 1.3 0.6 1.3 100 典型值 最大值
300 1 0.9 I2C 时序参数 单位 μs μs μs ns μs μs μs ns μs μs μs
ns 说明 起始位建立时间 起始位保持时间 结束位建立时间 数据建立时间 数据保持时间 SCL 低电平时间 SCL 高电平时间 SDA 和 SCL 下降沿时间 SDA 和 SCL 上升沿时间 在 STOP 和 START 之间的空闲时间 SCL
为低且 SDA 输出数据有效时间 SDA 输出数据保持时间
I2C写时序和读时序如图 2.2和图 2.3所示。
图 2.2 设备 内容 M ST M 0xD0 S A 图 2.3 设备 内容 M ST M 0xD0
S A M Reg Addr I2C 写时序 M Reg Addr S A M Data S A M SP
I2C 读时序 S A M SP M ST M 0xD1 S A S Data M N M SP
注：M：主设备；S：从设备；ST：起始位；P：结束位；A：应答位；N：无应答位；Data：数据
8
HiFi Audio
规格说明手册
2.2
功能
HiFi声卡集成的I2C从机外设配置有 7 个寄存器，分别为音频格式状态寄存器（AFSR： Audio Format State Reg） 、音频播放设备寄存器（APDR：Audio Play Device Reg） 、固件版本 寄存器（FVR：Firmware Version Reg） 、固件升级状态寄存器（FUR：Firmware Upgrade State Reg） 、 中断状态寄存器 （ISR： Interrupt State Reg） 、 中断信号输出屏蔽寄存器 （IPOMS：
Interrupt Pin Output Mask Reg） 、HID控制寄存器（HCR：HID Control Reg） 。说明如表 2.2所示。
表 2.2 寄存器 AFSR APDR FVR FUR ISR IPOMS HCR 地址 0 1 2 3 4 5 6
寄存器说明 说明 音频格式状态寄存器，包含 USB 类、音频设备类型、播放格式和采样率 音频播放设备寄存器 固件版本寄存器 固件升级状态寄存器 中断状态寄存器，当 AFSR 有改变且 IPOMS 使能时，中断引脚输出高电平 中断信号输出屏蔽寄存器，用于控制中断信号引脚的输出使能
HID 控制寄存器
2.2.1 AFSR AFSR为只读寄存器，主要用于记录当前的播放状态。具体说明如表 2.3所示。
表 2.3 位 0000: 32KHz 0001: 44.1KHz（缺省值） 0010: 48KHz 0011:
88.2KHz 0100: 96KHz 0101: 176.4KHz 0110: 192KHz bit3:bit0 0111: 352.8KHz
1000: 384KHz 1001: 705.6KHz 1010: 768KHz 1100: 2.8MHz(64fs) DSD Data
Stream 1101: 5.6MHz(128fs) DSD Data Stream 1110: 11.2MHz(256fs) DSD
Data Stream 1111: 22.5MHz(512fs) DSD Data Stream 00: None/No signal（缺省值） bit5:bit4 01: PCM 10: DoP 11: DSD 00: 16（缺省值） bit7:bit6 01: 24 10:
32 9 设备音频位深 播放格式 播放采样率 AFSR（地址为 0） 内容 说明
HiFi Audio
规格说明手册
当 AFSR 发生改变时，ISR 会变为 1；如果此时 IPOMS 有效，HiFi 声卡也会通过中断 引脚 INT 输出高电平。采用 INT 引脚输出中断信号，不仅可以使 MCU 的访问方式更加灵 活，降低了 MCU 的 CPU 占用率（不必定时访问 ISR） ，而且可以让 MCU 实时的将 HiFi 声 卡当前的状态显示在 LED 或 LCD 上（如果用户采用其他显示方案的话） 。 当 HiFi 声卡通过 INT 引脚输出高电平的中断信号后，MCU 即可访问 HiFi 声卡；且仅 当 MCU 读完 AFSR 之后，中断信号引脚才会恢复为低电平，ISR 也同时恢复为 0。 2.2.2 APDR APDR为只读寄存器，用于记录当前所使用的播放设备类型，具体如表 2.4所示。
表 2.4 位 0000: PC UAC1 0001: PC UAC2 bit2:bit0 0010: SPDIF IN 0011:
Android 0100: iOS UAC1 0101: iOS UAC2 bit7:bit3 保留 读出为 0 播放设备类型 APDR（地址为 1） 内容 说明
2.2.3 FVR FVR为只读寄存器，用于记录当前的固件版本号，如表 2.5所示。
表 2.5 FVR（地址为 2） 位 bit3:bit0 bit7:bit4 内容 （vv 缺省为
00） （v 缺省为 1） 说明 小数点后的版本号 小数点前的版本号
2.2.4 FUR FUR为只读寄存器， 用于记录当前是否为固件升级状态。 当处于正常工作模式时， 为 0； 当处于固件升级过程中，为 1。当HiFi声卡从正常工作模式转入固件升级模式，或者从固件 升级模式转入正常工作模式时，也会产生中断信号，同时ISR也变为 1。且仅当MCU读AFSR 之
后，中断信号引脚才会恢复为低电平，ISR也同时恢复为 0。FUR如表 2.6所示。
表 2.6 FUR（地址为 3） 位 bit0 bit7:bit1 内容 0: Normal；1: soft
upgrade（缺省为 0） 保留 说明 软件升级状态 读出为 0
2.2.5 ISR ISR为只读寄存器，用于记录当前的中断状态，反应中断INT引脚的状态。当INT引脚为 低电平是，ISR为 0；当INT引脚为高电平时，ISR为 1。ISR如表 2.7所示。
10
HiFi Audio
规格说明手册 表 2.7 ISR（地址为 4） 位 bit0 bit7:bit1 内容 0: Not
assert；1: Assert（缺省为 0） 保留 说明 中断状态 读出为 0
2.2.6 IPOMS IPOMS为读写寄存器，用于使能或禁能中断引脚的信号输出。如表 2.8所示。
表 2.8 位 bit0 bit7:bit1 IPOMS（地址为 5） 内容 0: Not mask；1: Mask（缺省为 0） 保留 说明 中断引脚屏蔽 读出为 0
2.2.7 HCR HCR为只写寄存器，为标准的HID命令，用于PC端的HID控制。如表 2.9所示。当其中 的某一位为 1 时，则使能该控制。HCR不支持组合控制，即不能同时有两个位为 1，只能分 时控制。
表 2.9 HCR（地址为 6） 位 bit0 bit1 bit2 bit3 bit4 bit5 bit6 bit7 内容
Volume Up，为 1 时有效 Volume Down，为 1 时有效 Next，为 1 时有效 Previous，为 1 时有效 Mute，为 1 时有效 Play，为 1 时有效 Pause，为 1 时有效 Stop，为 1 时有效 说明 音量调高 音量调低 下一首音乐
上一首音乐 静音 播放 暂停 停止
11
HiFi Audio
规格说明手册
3. 使用须知
3.1 功能复用问题
3.1.1 PCM 和 DSD PCM和DSD是不能同时使用的。当使用PCM或者DSD时，相应的音频信号引脚和状态 指示引脚如表 3.1所示。
表 3.1 PCM 和 DSD 引脚 I2S_DAC0/DSD_A I2S_SCLK/DSD_B
I2S_LRCLK/DSD_CLK nSAMPLE_44.1KHz/nDSD64 nSAMPLE_48KHz/nDSD128
nSAMPLE_88.2KHz/nDSD256 nSAMPLE_96KHz/nDSD512
nSAMPLE_176.4KHz/nDOP64 nSAMPLE_192KHz/nDOP128
nSAMPLE_352.8KHz/nDOP256 nSAMPLE_384KHz/nDOP512 nPCM_DSD_SEL
PCM I2S_DAC0 I2S_SCLK I2S_LRCLK nSAMPLE_44.1KHz nSAMPLE_48KHz
nSAMPLE_88.2KHz nSAMPLE_96KHz nSAMPLE_176.4KHz nSAMPLE_192KHz
nSAMPLE_352.8KHz nSAMPLE_384KHz 低电平 DSD DSD_A DSD_B DSD_CLK
nDSD64 nDSD128 nDSD256 nDSD512 nDOP64 nDOP128 nDOP256 nDOP512
高电平
注：不同的 DAC 解码芯片，其 I2S 接口和 DSD 接口的对应关系不一样，本 HiFi 声卡可以灵活根据不 同的 DAC 芯片进行相应的接口调整，比如 I2S_DAC0 可以和 DSD_B 组合，I2S_SCLK 可以和 DSD_A 组 合等。这个功能可以通过升级固件来支持。
3.1.2 USB 和 SPDIF 输入 USB 输入和 SPDIF 输入是不能同时使用的。当使用 USB 的时候，音频数据流来源于 PC/Android/iOS 等；当使用 SPDIF
输入时，音频数据流则来自于 SPDIF。 3.1.3 启动模式组合 本HiFi声卡有
4 种固件启动模式，可通过BOOT1/MSPI_SCK和BOOT2/MSPI_SCK引脚 来选择，即BOOT1 和BOOT2 功能。当需要切换不同的固件时，需要先通过nRST引脚复位 HiFi声卡，然后控制这两个引脚相应的电平状态，然后释放复位并保持一段时间，之后即可 断开对这两个引脚的控制。控制时序如图 3.1所示。
图 3.1
启动模式时序
HiFi声卡的启动模式时序参数如表 3.2所示。
12
HiFi Audio
规格说明手册 表 3.2 参数 trst_low tboot_low tboot_high trun 最小值 5 1 20 20 典型值 40 启动模式时序参数 最大值 150 150 单位 μs μs μs ns 说明 复位低电平时间 Boot 低电平时间 Boot 高电平时间 开始正常运行时间
BOOT1 和BOOT2 的启动模式组合功能如表 3.3所示。
表 3.3 BOOT1 和 BOOT2 的启动模式组合功能 组合启动状态 iOS
SPDIF IN PC UAC1/ Android PC UAC2
BOOT2、BOOT1 00 01 10 11
注：当有且只有一个启动模式组合功能时，此时 BOOT1 和 BOOT2 无
效。
13