最新消息: USBMI致力于为网友们分享Windows、安卓、IOS等主流手机系统相关的资讯以及评测、同时提供相关教程、应用、软件下载等服务。

10G以太网帧发送速率控制机制分析

IT圈 admin 38浏览 0评论

2024年3月10日发(作者:郏静秀)

泰尔测试………………………・ 

VT1rL Test 

1 0G以太网帧发送速率 

控制机制分析 

张治兵 工业和信息化部通信计量中心助理工程师 

刘 刚 

工业和信息化部通信计量中心高级工程师 

周开波 工业和信息化部通信计量中心高级工程师 

卿瑾 

工业和信息化部通信计量中心高级工程师 

摘要:IEEE Std 802.3ae一2002中提出了两种不同 

1 10G以太网帧发送速率控制机制概 

的lOG以太网帧发送速率控制机制:插入空闲比 

述 

特、维持DIC(De6tit Idle Count)。本文通过建立 

实验模型。测试两种控常4机制下lOGE接口的帧 

发送速率,通过分析测试结果,总结出两种机制的 

10G以太网(10G Ethemet,简称10GE)接口在IEEE 

区剐及其影响lOGE接口帧速率的规律。 

Std 802.3aeTM一2002(后文简称802.3ae)标准中规范,规 

关键词:1OG以太网,帧发送速率,DIC 

范的主要内容是定义了10GE接口的物理层特性及架 

Abstract:In IEEE Std 802.3ae-2002,two mecha- 

构。 

nisms啦e proposed control the flame transmis- 

传统的IO/IO0/IO00M以太网接口都是单通道结 

sion speed of 10G Ethemet:insert additional idle 

构,而10GE接口是四通道(4 Lane)结构,这种特殊结构 

charaete1"8 and maintain a Deficit Idle Count(DIC). 

In this theme,a model was built to Iest the frame 

使得10GE接口与传统的10/100/1000M以太网接口在 

transmit speed of 10GE interface under t}le two 

帧发送速率控制机制上有所区别。图1是802.3ae中定 

control mechanisms—respectively,B testing and 

义的10GE帧的起始控制字节(Start)、前导码 

analysis the differenee of two m.echanisms and their 

effects to IOGE frame transmission speed are con- 

(“10101010”)和帧起始定界符(“10101011”)在四通道 

cluded 

结构中的位置。 

Key words:l0G Ethernet,tame transm ssion 

Lane0 Lane1 Lane2 Lane3 

speed,Deficit Idle COUnt 

Start 10lOlO10 1OlOlOlO 1010lO1O 

10l0l0lO lO10l0lO lO101O10 lOlOlOl1 

图1 1OGE接口起始控制字节、前导码和帧起始定界符 

在四通道结构中的位置 

在帧起始定界符之后是以太网帧,四通道结构实现 

了以太网帧的高速率传输,同时也带来了一个问题—— 

帧对齐(Frame Alignment),即每一帧的起始控制字节 

“Start”对齐到Lane 0。使用图1的四通道结构传输帧长 

不为4的整数倍(例如65字节)的帧时,如果不采用其 

他的措施,下一帧的“Start”字节必然不会对齐到Lane 0 

固L竺兰 , 1…,…… 一…………~…一 …… 

…………………。

M GYofTELEc NlcATl0Ns 

上。为了解决这个问题,802.3ae标准中定义了如下 

两种帧发送控制机制(两种控制机制的定义和捕述 

均来自作者对802.3ae标准中相关内容的翻译)。 

机制1:插入空闲比特 

表1两种不同控制机制下10GE接口帧发送速率测试结果 

测试帧长 理论帧发送速率 机制l下帧发送 机制2 1=帧发送 

(字节) 

64 

(FPg) 

14 880 952 

速率(FP5) 

14 881 014 

速率(FPS) 

14 881 014 

65 

66 

14 705 882 

14 534 884 

14 204 607 

1 4 204 607 

14 705 951 

14 534 952 

在这种机制下IOGE接口的速率可能会受到增 

加的空闲比特影响而降低。 

机制2:维持Deficit Idle Count(DIC) 

DIC指的是IOGE接口在发包过程中累计插入 

或删除的空闲字节数,若插入空闲字节则DIC减 

少,若删除空闲字节则DIC增加。通过维持DIC的 

值在0至3之间来决定插入或删除相应的空闲字 

节。在这种机制下IOGE接口发送速率不会受到影 

响 

2 10GE接口速率测试实验 

为了测试IOGE接口的帧发送速率,我们建立 

了如图2所示的测试环境。其中网络性能测试仪表 

的P1接口是IOGE接口,单位是帧/秒(Frame per 

Second,简称FPS)。 

}网络性能测试仪} — 协议分析仪} 

图2测试环境 

分别配置网络性能测试仪IOGE接口发送帧的 

控制机制为插入空闲比特和维持DIC,协议分析仪 

依次测试帧长为64—72字节、1 508—1 518字节时 

10GE接口的线速发送速率,结果见表1。 

通过表1可以看到在机制2下IOGE接口的帧 

速率与理论帧速率非常接近,只是由于网络性能测 

试仪自身精度的原因,导致与理论速率有一点偏差。 

802.3ae中规定IOGE的传输速率偏移率应不高 

于±100 ppm,计算可知实验中机制2下的帧速率是 

落在标准规定的正常范围内。机制1下的IOGE接 

口发送速率则与理论速率差别较大,其变化规律是 

是每四个连续字节维持在一个值,然后跳变到另一 

个值;并且当测试帧长为4的整数倍时测试速率与 

理论速率非常接近。 

67 14 367 816 14 204 607 14 367 883 

68 14 204 545 14 204 607 14 204 611 

69 14 044 944 13 587 O1 7 14 045 008 

j 70 13 888 889 l3 587 01 7 1 3 888 953 

 l71 13 736 264 1 3 587 01 7 13 736 326 

72 13 586 957 l3 587 01 7 13 587 017 

1 508 818 063 818 069 818 069 

1 509 81 7 528 81 5 933 81 7534 

1 51O 816 993 815 933 816 999 

1 51 1 816 460 81 5 933 816 466 

l 512 81 5 927 81 5 933 815 933 

1 513 81 5 395 813 808 815 401 

1 514 814 863 81 3 808 814 869 

1 5l 5 814 332 8l3 808 814 338 

l 5l6 813 802 8l3 8O8 81 3 808 

l 5l 7 813 273 811694 813 279 

l 518 8l 2 744 8l l 694 8l2 750 

3测试结果分析 

下面结合802.3ae标准对两种控制机制下 

10 GE帧发送速率的测试结果进行分析。 

以太网帧发送速率遵循公式(1)。 

FPS:一 

r8+FrameSize+IFG)×8 

f1)

、~ 

 

其中FrameSize为帧长;IFG为帧问隙。 

当IFG等于12时,以太网接口的帧速率达到理 

论的最大值,第2节表1中的理论帧速率就是取 

IFG=12字节时计算得出的。 

以帧长为65字节的IOGE帧为例进行分析,机 

制1和机制2下前2个IOGE帧的帧结构示如图3 

所示。 

从图3(a)可以看出,机制1处理每一个10 GE 

帧时,IFG总会在默认的12字节IFG之前加3个字 

节的空闲IFG,以确保引导码中的“St rt”字节与 

LaneO对齐。由此我们得知帧长为65字节时,机制1 

, 一 

0 1譬7玛第7骝

皇竺塑i重 

泰尔溯试………………………・ 

VT1rL Test 

处理10GE帧的IFG为l5 

Line(J Lane1 Lane2 Lane3 Lane()LaJoe1 L1he2 Lane3 

Start 101OIO10 l0t(11o|(1 l【)1《}1【】1I) 

StIlrc 】f)101Ol0 101f)101f J lfIl0tOIfI 

字节,而不是理论上的l2 

1f)If J1fJ,f) lflI_f0l01f1 10ll}1【】J(J lflIfl1fI11 

1IItn10l(} 1I)1010lI l lI)101Oll} 10101Il1 

Fraljo ̄" FraJ|le FraItle Fr,'llllt" 

字节,导致了机制1下帧长 

『1 Frame Fnmle Frame Frame 

Frame Fratue Frame Frame Frajo'te Frame Frame Frame 

为65字节时,发送速率小 

Frame Frame Flyallle Frame 

Frame Frame Frame Fraljo ̄ 

Fnmc IFG IFG IFG 

F ̄ame IBG JFlG JFG 

于理论帧速率。 

lFG TF(; fFG lF(; IFC; IF( IF( IFG 

lFG IF(; IF(; lFG 

再看图3(h)中机制2 

IFG IF( IFG IFG 

lFG If:(; lFG lFG 

rFG IFG IFG IFG 

处理l0GE帧的过程。机 

Start 1I)1【l1II1(1 1(1lIl1()1() l1)1Ill【lI【l Start “l…1fl“I 1fIl01010 lf}1()l¨l(】 

f(¨{¨i11l1 1【11(1IIlIII lI}1fl1f】1fl llI1(}1lI1l 

1Il1【)1《l11) 1I11oIIll0 1(J1I)1010 101(1l『】I1 

制2对第一帧的处理与机 

Frame F n1e Frame Frame / 

Frame Frallle Franle Frame 

h-ame Frame Frame Frame Frame Frarile Frame Fralne 

制1一样,在默认的IFG之 

Frame Frame Frame Frame 

Frame Frame Frame Frame 

Frame 上FG IFG IFG Ffame Ⅱ;Gl Z 

前增加了3个字节的IFG, 

IFG IFG IFG IF( 

IFG IFG IFG IF( 

IFG 1FG IFG lF(; IFG IFG IFG IFG 

以保证“Start”字节与Lane0 

IFG IFG IFG lFG 

Staft 10l0f1)10 1n101010 l01Ol0l0 

对齐。但是,机制2从第二 

Start 10101f)10 I r)lOlOll1 I(Hfl101【) 

1()1Ol010 1n1Ol010 10101010 1010101 1 

101()1010 101()1f】1(J 1010101【】 10101Ol l 

帧起处理方式与机制1有 

所不同。处理完第一帧后, 

(a)机制1:插入空闲比 

(b)机制2:维持DIC 

DIC设为3,为了降低DIC, 

图3机制1和机制2处理帧的区别 

第二帧中减少了4个字节的IFG,IFG降为ll字 

表2两种机制下每四帧的IFG变化规律袭 

节,同时DIC降为2。同样,在第三帧和第四帧中 

帧长 机制1下的IFG 机制2下的IFG 

IFG也降为I1字节,到第四帧时DIC就降为0了。 

( ∈[16。3793) (字节) (字节) 

前四帧中IFG分别为:15字节、11字节、11字节、11 

4N 12—12—12—12 12—12-12—12 

字节,其平均值为12字节,保证了机制2处理IOGE 

4^『十1 1 5一l 5—15一l5 15—11—11—11 

4/ 2 14—14—14—14 14—10一l4—10 

帧与理论的帧发送速率基本一致。 

4卅3 13—13一l3—13 13-9-13—13 

通过进一步分析,两种机制下帧长与每四帧的 

IFG变化规律总结如表2所示。 

结果及其产生原因进行了分析。两种控制机制下 

表2直观的显示了两种机制处理10GE帧的区 

10GE接口发送帧的帧间隙(IFG)及速率的变化规 

别。机制1处理相同帧长的IOGE帧时,IFG的取值 

律为:当帧长不变时,采用“插入空闲比特”机制处理 

是l2、l3、l4、l5字节中的一个,是固定不变的,这就 

10GE帧,IFG是恒定不变的,同时10GE接口的帧 

导致了帧长不是4的整数倍时,使用机制1发送 

发送速率是随着帧长变化4字节跳变一次,在帧长 

10GE帧时达不到理论的最大帧速率;而机制2处理 

不为4的整数倍时,帧发送速率小于理论速率;采用 

相同帧长的10GE帧时,IFG的取值是有变化的,但 

“维持DIC”机制发送10GE帧时,IFG是不断变化 

是每四帧的IFG平均值是12字节。这样保证了在使 

的,维持DIC不断接近0,确保IFG平均为12字节, 

用机制2发送10GE帧时,无论帧长是否为4的整 

帧发送速率与理论速率基本一致。 

数倍,都可以使IFG平均为12字节,从而确保 

根据分析得到的结论:在测试具备10GE接口 

IOGE接口可以达到理论的最大帧速率。 

设备的吞吐量性能时,如果测试帧长不是4的整数 

倍(例如帧长为1 518字节),但需要验证被测设备 

4总结和启示 

的吞吐量能否达到线速,那么测试仪表和被测设备 

的10GE接口对以太网帧的控制机制须设置为“维 

本文根据802.3ae规范的两种帧发送控制机 

持DIC”。 圃 

制,对10GE帧发送速率进行了测试实验,并对测试 

a 墼 一……… 

2024年3月10日发(作者:郏静秀)

泰尔测试………………………・ 

VT1rL Test 

1 0G以太网帧发送速率 

控制机制分析 

张治兵 工业和信息化部通信计量中心助理工程师 

刘 刚 

工业和信息化部通信计量中心高级工程师 

周开波 工业和信息化部通信计量中心高级工程师 

卿瑾 

工业和信息化部通信计量中心高级工程师 

摘要:IEEE Std 802.3ae一2002中提出了两种不同 

1 10G以太网帧发送速率控制机制概 

的lOG以太网帧发送速率控制机制:插入空闲比 

述 

特、维持DIC(De6tit Idle Count)。本文通过建立 

实验模型。测试两种控常4机制下lOGE接口的帧 

发送速率,通过分析测试结果,总结出两种机制的 

10G以太网(10G Ethemet,简称10GE)接口在IEEE 

区剐及其影响lOGE接口帧速率的规律。 

Std 802.3aeTM一2002(后文简称802.3ae)标准中规范,规 

关键词:1OG以太网,帧发送速率,DIC 

范的主要内容是定义了10GE接口的物理层特性及架 

Abstract:In IEEE Std 802.3ae-2002,two mecha- 

构。 

nisms啦e proposed control the flame transmis- 

传统的IO/IO0/IO00M以太网接口都是单通道结 

sion speed of 10G Ethemet:insert additional idle 

构,而10GE接口是四通道(4 Lane)结构,这种特殊结构 

charaete1"8 and maintain a Deficit Idle Count(DIC). 

In this theme,a model was built to Iest the frame 

使得10GE接口与传统的10/100/1000M以太网接口在 

transmit speed of 10GE interface under t}le two 

帧发送速率控制机制上有所区别。图1是802.3ae中定 

control mechanisms—respectively,B testing and 

义的10GE帧的起始控制字节(Start)、前导码 

analysis the differenee of two m.echanisms and their 

effects to IOGE frame transmission speed are con- 

(“10101010”)和帧起始定界符(“10101011”)在四通道 

cluded 

结构中的位置。 

Key words:l0G Ethernet,tame transm ssion 

Lane0 Lane1 Lane2 Lane3 

speed,Deficit Idle COUnt 

Start 10lOlO10 1OlOlOlO 1010lO1O 

10l0l0lO lO10l0lO lO101O10 lOlOlOl1 

图1 1OGE接口起始控制字节、前导码和帧起始定界符 

在四通道结构中的位置 

在帧起始定界符之后是以太网帧,四通道结构实现 

了以太网帧的高速率传输,同时也带来了一个问题—— 

帧对齐(Frame Alignment),即每一帧的起始控制字节 

“Start”对齐到Lane 0。使用图1的四通道结构传输帧长 

不为4的整数倍(例如65字节)的帧时,如果不采用其 

他的措施,下一帧的“Start”字节必然不会对齐到Lane 0 

固L竺兰 , 1…,…… 一…………~…一 …… 

…………………。

M GYofTELEc NlcATl0Ns 

上。为了解决这个问题,802.3ae标准中定义了如下 

两种帧发送控制机制(两种控制机制的定义和捕述 

均来自作者对802.3ae标准中相关内容的翻译)。 

机制1:插入空闲比特 

表1两种不同控制机制下10GE接口帧发送速率测试结果 

测试帧长 理论帧发送速率 机制l下帧发送 机制2 1=帧发送 

(字节) 

64 

(FPg) 

14 880 952 

速率(FP5) 

14 881 014 

速率(FPS) 

14 881 014 

65 

66 

14 705 882 

14 534 884 

14 204 607 

1 4 204 607 

14 705 951 

14 534 952 

在这种机制下IOGE接口的速率可能会受到增 

加的空闲比特影响而降低。 

机制2:维持Deficit Idle Count(DIC) 

DIC指的是IOGE接口在发包过程中累计插入 

或删除的空闲字节数,若插入空闲字节则DIC减 

少,若删除空闲字节则DIC增加。通过维持DIC的 

值在0至3之间来决定插入或删除相应的空闲字 

节。在这种机制下IOGE接口发送速率不会受到影 

响 

2 10GE接口速率测试实验 

为了测试IOGE接口的帧发送速率,我们建立 

了如图2所示的测试环境。其中网络性能测试仪表 

的P1接口是IOGE接口,单位是帧/秒(Frame per 

Second,简称FPS)。 

}网络性能测试仪} — 协议分析仪} 

图2测试环境 

分别配置网络性能测试仪IOGE接口发送帧的 

控制机制为插入空闲比特和维持DIC,协议分析仪 

依次测试帧长为64—72字节、1 508—1 518字节时 

10GE接口的线速发送速率,结果见表1。 

通过表1可以看到在机制2下IOGE接口的帧 

速率与理论帧速率非常接近,只是由于网络性能测 

试仪自身精度的原因,导致与理论速率有一点偏差。 

802.3ae中规定IOGE的传输速率偏移率应不高 

于±100 ppm,计算可知实验中机制2下的帧速率是 

落在标准规定的正常范围内。机制1下的IOGE接 

口发送速率则与理论速率差别较大,其变化规律是 

是每四个连续字节维持在一个值,然后跳变到另一 

个值;并且当测试帧长为4的整数倍时测试速率与 

理论速率非常接近。 

67 14 367 816 14 204 607 14 367 883 

68 14 204 545 14 204 607 14 204 611 

69 14 044 944 13 587 O1 7 14 045 008 

j 70 13 888 889 l3 587 01 7 1 3 888 953 

 l71 13 736 264 1 3 587 01 7 13 736 326 

72 13 586 957 l3 587 01 7 13 587 017 

1 508 818 063 818 069 818 069 

1 509 81 7 528 81 5 933 81 7534 

1 51O 816 993 815 933 816 999 

1 51 1 816 460 81 5 933 816 466 

l 512 81 5 927 81 5 933 815 933 

1 513 81 5 395 813 808 815 401 

1 514 814 863 81 3 808 814 869 

1 5l 5 814 332 8l3 808 814 338 

l 5l6 813 802 8l3 8O8 81 3 808 

l 5l 7 813 273 811694 813 279 

l 518 8l 2 744 8l l 694 8l2 750 

3测试结果分析 

下面结合802.3ae标准对两种控制机制下 

10 GE帧发送速率的测试结果进行分析。 

以太网帧发送速率遵循公式(1)。 

FPS:一 

r8+FrameSize+IFG)×8 

f1)

、~ 

 

其中FrameSize为帧长;IFG为帧问隙。 

当IFG等于12时,以太网接口的帧速率达到理 

论的最大值,第2节表1中的理论帧速率就是取 

IFG=12字节时计算得出的。 

以帧长为65字节的IOGE帧为例进行分析,机 

制1和机制2下前2个IOGE帧的帧结构示如图3 

所示。 

从图3(a)可以看出,机制1处理每一个10 GE 

帧时,IFG总会在默认的12字节IFG之前加3个字 

节的空闲IFG,以确保引导码中的“St rt”字节与 

LaneO对齐。由此我们得知帧长为65字节时,机制1 

, 一 

0 1譬7玛第7骝

皇竺塑i重 

泰尔溯试………………………・ 

VT1rL Test 

处理10GE帧的IFG为l5 

Line(J Lane1 Lane2 Lane3 Lane()LaJoe1 L1he2 Lane3 

Start 101OIO10 l0t(11o|(1 l【)1《}1【】1I) 

StIlrc 】f)101Ol0 101f)101f J lfIl0tOIfI 

字节,而不是理论上的l2 

1f)If J1fJ,f) lflI_f0l01f1 10ll}1【】J(J lflIfl1fI11 

1IItn10l(} 1I)1010lI l lI)101Oll} 10101Il1 

Fraljo ̄" FraJ|le FraItle Fr,'llllt" 

字节,导致了机制1下帧长 

『1 Frame Fnmle Frame Frame 

Frame Fratue Frame Frame Frajo'te Frame Frame Frame 

为65字节时,发送速率小 

Frame Frame Flyallle Frame 

Frame Frame Frame Fraljo ̄ 

Fnmc IFG IFG IFG 

F ̄ame IBG JFlG JFG 

于理论帧速率。 

lFG TF(; fFG lF(; IFC; IF( IF( IFG 

lFG IF(; IF(; lFG 

再看图3(h)中机制2 

IFG IF( IFG IFG 

lFG If:(; lFG lFG 

rFG IFG IFG IFG 

处理l0GE帧的过程。机 

Start 1I)1【l1II1(1 1(1lIl1()1() l1)1Ill【lI【l Start “l…1fl“I 1fIl01010 lf}1()l¨l(】 

f(¨{¨i11l1 1【11(1IIlIII lI}1fl1f】1fl llI1(}1lI1l 

1Il1【)1《l11) 1I11oIIll0 1(J1I)1010 101(1l『】I1 

制2对第一帧的处理与机 

Frame F n1e Frame Frame / 

Frame Frallle Franle Frame 

h-ame Frame Frame Frame Frame Frarile Frame Fralne 

制1一样,在默认的IFG之 

Frame Frame Frame Frame 

Frame Frame Frame Frame 

Frame 上FG IFG IFG Ffame Ⅱ;Gl Z 

前增加了3个字节的IFG, 

IFG IFG IFG IF( 

IFG IFG IFG IF( 

IFG 1FG IFG lF(; IFG IFG IFG IFG 

以保证“Start”字节与Lane0 

IFG IFG IFG lFG 

Staft 10l0f1)10 1n101010 l01Ol0l0 

对齐。但是,机制2从第二 

Start 10101f)10 I r)lOlOll1 I(Hfl101【) 

1()1Ol010 1n1Ol010 10101010 1010101 1 

101()1010 101()1f】1(J 1010101【】 10101Ol l 

帧起处理方式与机制1有 

所不同。处理完第一帧后, 

(a)机制1:插入空闲比 

(b)机制2:维持DIC 

DIC设为3,为了降低DIC, 

图3机制1和机制2处理帧的区别 

第二帧中减少了4个字节的IFG,IFG降为ll字 

表2两种机制下每四帧的IFG变化规律袭 

节,同时DIC降为2。同样,在第三帧和第四帧中 

帧长 机制1下的IFG 机制2下的IFG 

IFG也降为I1字节,到第四帧时DIC就降为0了。 

( ∈[16。3793) (字节) (字节) 

前四帧中IFG分别为:15字节、11字节、11字节、11 

4N 12—12—12—12 12—12-12—12 

字节,其平均值为12字节,保证了机制2处理IOGE 

4^『十1 1 5一l 5—15一l5 15—11—11—11 

4/ 2 14—14—14—14 14—10一l4—10 

帧与理论的帧发送速率基本一致。 

4卅3 13—13一l3—13 13-9-13—13 

通过进一步分析,两种机制下帧长与每四帧的 

IFG变化规律总结如表2所示。 

结果及其产生原因进行了分析。两种控制机制下 

表2直观的显示了两种机制处理10GE帧的区 

10GE接口发送帧的帧间隙(IFG)及速率的变化规 

别。机制1处理相同帧长的IOGE帧时,IFG的取值 

律为:当帧长不变时,采用“插入空闲比特”机制处理 

是l2、l3、l4、l5字节中的一个,是固定不变的,这就 

10GE帧,IFG是恒定不变的,同时10GE接口的帧 

导致了帧长不是4的整数倍时,使用机制1发送 

发送速率是随着帧长变化4字节跳变一次,在帧长 

10GE帧时达不到理论的最大帧速率;而机制2处理 

不为4的整数倍时,帧发送速率小于理论速率;采用 

相同帧长的10GE帧时,IFG的取值是有变化的,但 

“维持DIC”机制发送10GE帧时,IFG是不断变化 

是每四帧的IFG平均值是12字节。这样保证了在使 

的,维持DIC不断接近0,确保IFG平均为12字节, 

用机制2发送10GE帧时,无论帧长是否为4的整 

帧发送速率与理论速率基本一致。 

数倍,都可以使IFG平均为12字节,从而确保 

根据分析得到的结论:在测试具备10GE接口 

IOGE接口可以达到理论的最大帧速率。 

设备的吞吐量性能时,如果测试帧长不是4的整数 

倍(例如帧长为1 518字节),但需要验证被测设备 

4总结和启示 

的吞吐量能否达到线速,那么测试仪表和被测设备 

的10GE接口对以太网帧的控制机制须设置为“维 

本文根据802.3ae规范的两种帧发送控制机 

持DIC”。 圃 

制,对10GE帧发送速率进行了测试实验,并对测试 

a 墼 一……… 

发布评论

评论列表 (0)

  1. 暂无评论