2024年3月22日发(作者：贡同和)
惠普z4g4 主板说明书
一、CPU接口信号说明
1.A[31:3]#I/OAddress(地址总线)
这组地址信号定义了CPU的最大内存寻址空间为4GB.在地址周期的
第一个孩子周期中，这些Pin传输的是交易的地址，在地址周期的第二个
儿子周期中，这些Pin传输的是这个交易的信息类型。
2.A20M#IAdress-20Mask(地址位20屏蔽)？此信号由ICH(南桥)输
出至CPU的信号.它是让CPU在RealMode(真实模式)时仿真8086只有
1MByte(1兆字节)地址空间，当超过1Mbyte位空间时A20M#为Low，
A20被驱动为0而使地址自动折返到第一个1Mbyte地址空间上。
#I/OAddressStrobe(地址选通)
当这个信号被宣称时说明在地址信号上的数据是有效的.在一个新
的交易中，所有Bus上的信号都在监控ADS#是否有效，一旦ADS#有效，
它们将会作一些相应的动作，如：奇偶检查、协议检查、地址译码等操作。
[1:0]#I/OAddressStrobes
这两个信号主要用于锁定A[31:3]#和REQ[4:0]#在它们的上升沿和
下降沿.相应的ADSTB0#负责REQ[4:0]#和A[16:3]#，ADSTB1#负责
A[31:17]#。
[1:0]#I/OAddressParity(地址奇偶校验)？这两个信号主要用于
对地址总线的数据进行奇偶校验。
[1:0]IBusClock(总线时钟)
这两个Clock主要用于供应在HostBus上进行交易所需的Clock.
#I/OBlockNextRequest(下一块请求)？这个信号主要用于宣
称一个总线的延迟通过任一个总线代理，在此期间，当前总线的拥有者不
能做任何一个新的交易。
#IBusPriorityRequest(总线优先权请求)
这个信号主要用于对系统总线使用权的仲裁，它必须被连接到系统
总线的适当Pin.当BPRI#有效时，所有其他的设备都要停止发出新的请求，
除非这个请求正在被锁定.总线所有者要始终保持BPRI#为有效，直到所有
的请求都完成才释放总线的控制权。
[1:0]I/OBusSelect(总线选择)
这两组信号主要用于选择CPU所需的频率，下表定义了所选的频
率：
10.D[63:0]#I/OData(数据总线)
这些信号线是数据总线主要负责传输数据.它们提供了CPU与
NB(北桥)之间64Bit的通道.只有当DRDY#为Low时，总在线的数据才为
有效，否则视为无效数据。
[3:0]#I/ODataBusInversion(数据总线倒置)？这些信号主要
用于指示数据总线的极性，当数据总在线的数据反向时，这些信号应为
Low.这四个信号每个各负责16个数据总线，见下表：
#I/ODataBusBusy(数据总线忙)
当总线拥有者在使用总线时，会驱动DBSY#为Low表示总线在忙.
当DBSY#为High时，数据总线被释放。
[3:0]#I/ODataParity(数据奇偶校验)？这四个信号主要用于对
数据总在线的数据进行奇偶校验。
2024年3月22日发(作者：贡同和)
惠普z4g4 主板说明书
一、CPU接口信号说明
1.A[31:3]#I/OAddress(地址总线)
这组地址信号定义了CPU的最大内存寻址空间为4GB.在地址周期的
第一个孩子周期中，这些Pin传输的是交易的地址，在地址周期的第二个
儿子周期中，这些Pin传输的是这个交易的信息类型。
2.A20M#IAdress-20Mask(地址位20屏蔽)？此信号由ICH(南桥)输
出至CPU的信号.它是让CPU在RealMode(真实模式)时仿真8086只有
1MByte(1兆字节)地址空间，当超过1Mbyte位空间时A20M#为Low，
A20被驱动为0而使地址自动折返到第一个1Mbyte地址空间上。
#I/OAddressStrobe(地址选通)
当这个信号被宣称时说明在地址信号上的数据是有效的.在一个新
的交易中，所有Bus上的信号都在监控ADS#是否有效，一旦ADS#有效，
它们将会作一些相应的动作，如：奇偶检查、协议检查、地址译码等操作。
[1:0]#I/OAddressStrobes
这两个信号主要用于锁定A[31:3]#和REQ[4:0]#在它们的上升沿和
下降沿.相应的ADSTB0#负责REQ[4:0]#和A[16:3]#，ADSTB1#负责
A[31:17]#。
[1:0]#I/OAddressParity(地址奇偶校验)？这两个信号主要用于
对地址总线的数据进行奇偶校验。
[1:0]IBusClock(总线时钟)
这两个Clock主要用于供应在HostBus上进行交易所需的Clock.
#I/OBlockNextRequest(下一块请求)？这个信号主要用于宣
称一个总线的延迟通过任一个总线代理，在此期间，当前总线的拥有者不
能做任何一个新的交易。
#IBusPriorityRequest(总线优先权请求)
这个信号主要用于对系统总线使用权的仲裁，它必须被连接到系统
总线的适当Pin.当BPRI#有效时，所有其他的设备都要停止发出新的请求，
除非这个请求正在被锁定.总线所有者要始终保持BPRI#为有效，直到所有
的请求都完成才释放总线的控制权。
[1:0]I/OBusSelect(总线选择)
这两组信号主要用于选择CPU所需的频率，下表定义了所选的频
率：
10.D[63:0]#I/OData(数据总线)
这些信号线是数据总线主要负责传输数据.它们提供了CPU与
NB(北桥)之间64Bit的通道.只有当DRDY#为Low时，总在线的数据才为
有效，否则视为无效数据。
[3:0]#I/ODataBusInversion(数据总线倒置)？这些信号主要
用于指示数据总线的极性，当数据总在线的数据反向时，这些信号应为
Low.这四个信号每个各负责16个数据总线，见下表：
#I/ODataBusBusy(数据总线忙)
当总线拥有者在使用总线时，会驱动DBSY#为Low表示总线在忙.
当DBSY#为High时，数据总线被释放。
[3:0]#I/ODataParity(数据奇偶校验)？这四个信号主要用于对
数据总在线的数据进行奇偶校验。