2024年3月25日发(作者：殷善和)
维普资讯
．
开发研究与设计技术．．．．．． 本栏目责任编辑：谢媛媛
基于ＳＯＰＣ的嵌入式系统中ＦＣ总线Ｉ Ｐ核的设计
栗素娟．朱清智。阎保定
（河南科技大学电子信息工程学院。河南洛阳４７１００３）
摘要：利用Ａｌｔｅｒａ的Ｑｕａｒｔｏｓ ＩＩ软件开发平台在ＦＰＧＡ上实现了Ｉ。ｃ总线ＩＰ核的设计。ＩＰ核满足Ｉ℃总线的功能要求．主设备通过该
Ｉｐ核可以向从设备中写入或者从中读取数据，解决了Ｉ℃总线在ＳＯＰＣ中的应用问题。为了满足复用，该ＩＰ核采用Ａｖａｌｏｎ总线接口
，
同
时利用Ｍｏｄｅｌｓｉｍ进行了功能仿真。
关键词：ＳＯＰＣ；ＦＰＧＡ：Ｉ℃总线：ＩＰ核
中图分类号：ＴＰ３０２ 文献标示码：Ａ 文章编号：１００９—３０４４（２００７）０１—１０１３ｏ一０１
Ｔｈｅ Ｄｅｓｉｇｎ ｏｆ Ｉ℃一ｂｕｓ ＩＰ Ｃｏｒｅ Ｂａｓｅｄ ＯＩ１ ＳＯＰＣ
ＬＩ ｓｕ－ｊｕａｎ，ＺＨＵ Ｑｉｎｇ—ｚｈｉ．ＹＡＮ Ｂａｏ—ｄｉｎｇ
（Ｅｌｅｃｔｒｏｎｉｃ Ｉｎｆｏｒｍａｉｔｏｎ Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｏｌｌｅｇｅ，Ｈｅｎａｎ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｓｃｉｅｎｃｅ＆Ｔｅｃｈｎｏｌｏｇｙ，Ｌｕｏｙａｎｇ ４７１００３，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｔｈｉｓ ｐａｐｅｒ ｉｓ ＦＣ—ｂｕｓ ＩＰ ｃｏｒｅ ｄｅｓｉｇｎ ｗｈｉｃｈ ｒｅａｌｉｚｅｓ ｉｎ ｔｈｅ Ａｌｔｅｒａ Ｑｕａｒｔｕｓ ＩＩ ｓｏｆｔｗａｒｅ ｄｅｖｅｌｏｐｍｅｎｔ ｐｌａｔｆｏｒｍ．Ａｌｒｅａｄｙ ｒｅａｌｉｚｅｄ ｔｈｅ
ＩＰ ｃｏｒｅ ｏｆ ｂａｓｉｃ ｆｕｎｃｔｉｏｎ，出ｅ ｍａｉｎ ｄｅｖｉｃｅ ｃａｎ ｒｅａｄ ａｎｄ ｗｒｉｔｅ ｄａｔａ ｆｒｏｍ ｔｈｅ ｓｌａｖｅ ｄｅｖｉｃｅ ｔｈｒｏｕｇｈ ｔｈｉｓ ＩＰ ｃｏｒｅ
．
Ｉｎ ｏｒｄｅｒ ｔｏ ｒｅｕｓｅ ｅａｓｈｙ．ｔｉｈｓ ＩＰ ｃｏｒｅ
ｕｓｅｓ ｔｈｅ Ａｖａｌｏｎ ｂｕｓ ｉｎｔｅｒｆａｃｅ ａｎｄ ｃｏｍｐｌｅｔｅｓ ｔｈｅ ｆｕｎｃｔｉｏｎ ｓｉｍｕｌａｔｉｏｎ ｉｎ Ｍｏｄｅｌｓｉｍ．
Ｋｅｙ ＷＯｒｄｓ：ＳＯＰＣ；ＦＰＧＡ；ＩＰ Ｃｏｒｅ；Ｉ Ｃ—ｂｕｓ
１引言
保持低电平迫使主机进入等待状态，当从机准备好接收下一个数
Ｓ０ＰＣ（Ｓｙｓｔｅｍ Ｏｎ Ｐｒｏｇｒａｍｍａｂｌｅ Ｃｈｉｐ）设计技术是现代计算机
据字节并释放时钟线ＳＣＬ后数据传输继续。因此字节命令控制器
辅助设计技术、ＥＤＡ（Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ Ａｔｏｍａｔｉｅ）技术和大规模集
从命令寄存器接收数据，并把要传输的字节从并行转换为串行的
成电路技术高度发展的产物。ＳＯＰＣ技术企图把尽可能大而完整
形式。因此需要通过设置控制寄存器来完成的数据传输的开始．
的电子系统，包括嵌入式处理器系统、接口系统、存储系统等在单
停止和读位。它是通过把字节操作分成位操作实现的，这些位操
一
ＦＰＣＡ中实现，从而实现规模、结构、可靠性、体积和成本等各
作随后送人位命令控制器。
项性能指标的最优化示【ｌ】。Ｉ２ｃ（Ｉｎｔｅｒ－Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）总线是一种
ｆ２）位命令控制器
由ＰＨＩＬｌｉＰＳ公司开发的两线式串行总线。用于连接微控制器及其
位命令控制器处理真正的数据传输，由于连接到Ｉ２ｃ总线的
外围设备，它是同步通信的一种特殊形式。具有接口线路少，控制
器件有不同种类的工艺。逻辑“Ｏ”（低）和“ｌ”（高）的电平不是固定
方式简便，器件封装体积小，通信速率较高等优点。Ｉ℃总线接口
的。它由ＶＤＤ的相关电平决定，每传输一个数据位就产生一个时
模块非常适用于以“ＭＣＵ＋ＦＰＧＡ”为模式的嵌入式系统中。当
钟脉冲。可以通过控制ＳＣＬ和ＳＤＡ线产生ＳＴＡＲＴ和ＳＴＯＰ信号
ＳＯＰＣ中的ＭＣＵ不具有Ｉ℃总线接口功能，而使用Ｉ／Ｏ口模拟又
的指定电平。字节命令控制器告诉位命令处理器做什么操作，每
占用较多资源时．利用ＳＯＰ（：中的硬件资源实现Ｉ２ｃ总线接口成
一
个位操作被分成５部分（ｉｄｌｅ，Ａ，Ｂ，Ｃ，Ｄ），只有ＳＴＯＰ操作被分成
为最理想的选择ｆ２１。
四部分（ｉｄｌｅ…Ａ Ｂ，Ｃ）。
２ Ｉ２Ｃ总线的概念
（３）寄存器组
Ｉ２ｃ总线最初为音频和视频设备开发。如今主要在服务器管
Ｉ２ｃ总线接１２１ ＩＰ核使用７个寄存器。即时钟预分频寄存器、控
理中使用，其中包括单个组件状态的通信。Ｉ２ｃ软硬件协议十分巧
制寄存器、传输寄存器、接收寄存器、命令寄存器、移位寄存器和
妙。在单主方式的Ｉ２ｃ总线系统中．总线上只有一个主机。其余是
一
个数据输入输出移位寄存器。数据输入输出移位寄存器的功能
Ｉ２ｃ总线的外围器件。由于总线上只有一个主节点，它永远占据总
是存放和当前传输相关的数据。在读操作时，数据从ＳＤＡ线移人
线，不会出现竞争．因此主节点不必有自己的节点地址。只要每个
到数据输入输出移位寄存器中．在移人一个字节之后．将内容复
外围器件有自己的器件地址，两根Ｉ／Ｏ口线ＳＣＬ（时钟线）和ＳＤＡ
制到接收寄存器中。在写操作时。传输寄存器的内容复制到数据
（数据线）就可以虚拟Ｉ２Ｃ总线接１７１示ｆ３１。
输入输出移位寄存器中，然后以串行方式传输到ＳＤＡ线上ｆ４１。
在以“ＭＣＵ＋ＦＰＧＡ”为模式的嵌入式系统中。针对在Ｉ２ｃ总线
４ Ｃ总线ＩＰ核的功能仿真
中的地位来说，ＭＣＵ只需担当主件ｆＭａｓｔｅｒ模式）．Ｉ２ｃ器件只充当
ＭｏｄｅｌＳｉｍ是业界优秀的ＨＤＬ语言仿真器。它的最大的特点
从件（Ｓｌａｖｅｒ模式１。而且一般的器件都只工作于标准速率。因此，若
是其强大的调试功能．例如：先进的数据流窗口．可以迅速追踪到
采用ＳＯＰＣ厂商提供的标准Ｉ２Ｃ总线接口，会造成资源浪费，这是
产生不定或者错误状态的原因：性能分析工具可以帮助分析性能
自行设计ＦＣ总线控制器的另一个重要原因。
瓶颈．加速仿真；代码覆盖率检查能确保测试的完备性；先进的
３ ｌ２ｃ总线ｌＰ核的设计
Ｓｉｇｎａｌ Ｓｐｙ功能可以方便地访问ＶＨＤＬ或者ＶＨＤＬ和Ｖｅｒｉｌｏｇ混
Ｉ２Ｃ总线ＩＰ核主要由三部分组成：第一部分是字节命令控制
合设计中的底层信号；此外，还具有多种模式的波形比较功能、支
器，第二部分是位命令控制器．第三部分是寄存器组。
持加密ＩＰ、可以实现与Ｍａｔｌａｂ的Ｓｉｍｕｌｉｎｋ的联合仿真等。为了使
ｆｊ１字节命令控制器
用ＭｏｄｅｌＳｉｍ进行仿真．需要编写一个测试台程序，测试台程序的
字节命令控制器以字节的方式处理Ｉ２Ｃ的传输数据。因为发
结构如图ｌ所示。
送到ＳＤＡ线上的每个字节必须为８位，每次传输字节数量不受限
测试台程序的流程分为三部分．第一部分是将数据写入存储
制。但每个字节后必须跟一个响应位。首先传输的是数据的最高
器中。第二部分是读出数据并验证读出的数据和写入的是否一
位ＭＳＢ，如果从机要完成一些其他功能后例如一个内部中断服务
致。写入读出数据的流程是：首先设置预分频寄存器的值，根据这
程序才能接收或发送下一个完整的数据字节，可以使时钟线ＳＣＬ
个值产生内部操作需要的时钟。然后主设备通过Ｉ 总线接口ＩＰ
（下转第２０３页）
收稿日期：２００６—１１－２４
作者简介：粟素娟（１９７９－）。士．河南科技大学助教，在读硕士。研究方向：嵌入式系统及机器人控制。
１３０ 电奠知识与技术
维普资讯
本栏目责任编辑：李桂瑾 ．．．．一人工智能及识别技术．
后．将这些数据合并到客户端的数据集中，同时，更新最后同步时
客户端ｃｕｓｔｏｍｅｒ数据添加到返回给客户端数据集的Ｃｏｎｆｌｉｃｔ表
间。下图对客户端和服务器进行数据同步做了简单的示意。
中 然后，将ｅ．￥ｔａｔｕｓ置为ＵｐｄａｔｅＳｔａｔｕｓ．Ｃｏｎｔｉｎｕｅ，继续更新数据，直
２ ｍ垃Ｗｅｂ■鲁将ｃＩｅｎｌｃｔＩ●哪●∞砷ｌ喇和
到所有数据更新完毕后，将数据集返回给客户端。
ｆ２１当客户端得到从服务器返回的数据集后，检查数据集中的
Ｃｏｎｌｆｉｃｔ表中有无冲突数据，如果有，表示有数据冲突发生，则从
Ｃｕｓｔ０ｍｅｒ表和Ｃｏｎｆｌｉｃｔ表中分别取出发生冲突的服务器端的和客
户端的ｃｕ８ｔｏｍｅｒ数据呈现给用户，让用户进行选择，是保留服务
器端的数据还是保留客户端的数据。之后根据用户的选择进行数
据处理。
ｆ３）如果用户选择保留服务器端的数据，则清除客户端的冲突
数据．并将服务器端的数据合并到客户端数据集中。如果用户选
囤１数据同步示意
择保留客户端的数据，则清除服务器端的冲突数据，并将客户端
３．３．２数据的冲突处理策略
的冲突数据重新合并到客户端数据集中，等待下次的数据同步，
在将任何客户端数据更改与服务器进行同步时，由于服务器
再将客户端的数据重新同步到服务器上。
上保存的数据可能发生改变，而导致数据发生冲突。因此，需要采
用某种机制来确保数据冲突能够得到适当的处理，并且最后得到
４结束语
的数据是一致和正确的。在．ＮＥＴ框架中，可以使用数据集
本文论述了智能客户端实现偶尔连接的设计思想和所需要
（ＤａｔａＳｅｔ）和适配器（ＤａｔａＡｄａｐｔｅｒ）来实现开放式并发处理。
使用的技术．这些思想和技术成功地应用于笔者所参与的多个项
当适配器调用Ｕｐｄａｔｅ方法更新数据时，会触发ＲｏｗＵｐｄａｔｅｄ
目，在实践中得到了证明，可作为智能客户端设计的参考。
事件，通过对事件参数状态（ｅ．Ｓｔａｔｕｓ）的检查，可以检测到当前是
参考文献：
ｆｌ】邹建峰，周山峰，项细威．Ｃ＃企业开发案例精解【Ｍ】．北京：
否发生了数据冲突．并对冲突数据采取相应的处理。具体的数据
人民邮电出版社，２００６．１．
冲突处理过程如下所述：
『２］Ｄａｖｉｄ Ｈｉｌ１．Ｂｒｅｎｔｏｎ Ｗｅｂｓｔｅｒ．Ｅｄｗａｒｄ，等．智能客户端体系结
假设数据集中有一张Ｃｕｓｔｏｍｅｒ表和Ｃｏｎｆｌｉｃｔ表。
构与设计指南［Ｍ／ＯＬ】．ｈｔｔｐ：／／ｗｗｗ．ｍｉｃｒｏｓｏｆｔ．ｃｏｍ／ｅｈｉｎａ／ｍｓｄｎ／ｌｉｂｒａｒｙ／
（１１客户端与服务器进行数据同步，当服务器得到从客户端传
ａｒｃｈｉｔｅｃｔｕｒｅ／ａｒｃｈｉｔｅｃｔｕｒｅ／ａｗｈｉｔｅｃｔｕｒｅｔｏｐｉｃ／ＳＣＡｒｃｈＤｅＧｕｉｄｅ／ｃａｖｅｒ．
来的数据后，调用Ｕｐｄａｔｅ方法进行数据更新，如果发生数据冲突，
ｍｓｐｘ？ｍｆ￣ｔｍｅ．２００４－８—２Ｏ．
则在触发的ＲｏｗＵｐｄａｔｅｄ事件中．可以检测到事件参数状态ｅ．Ｓｔａ．
［３］Ｍｉｃｒｏｓｏｆｔ公司．ＩｓｓｕｅＶｉｓｉｏｎ智能客户端应用程序示例［ＣＰ／ＯＬ￣
ｈｔｔｐ：／／ｗｗｗ．ｗｉｎｄｏｗｓｆｏｒｍｓ．ｎｅｔ／Ａｐｐｌｉｃａｔｉｏｎｓ／ａｐｐｌｉｃａｔｉｏｎ．ａｓｐｘ？
ｔｕｓ为ＵｐｄａｔｅＳｔａｔｕｓ．ＥｒｒｏｒｓＯｃｃｕｒｒｅｄ 此时．在事件处理函数中对冲
ＰａｇｅＩＤ－－４０＆ｔａｂｉｎｄｅｘ＝８，２００４．
突数据进行处理：首先将发生冲突的服务器端的ｃｕｓｔｏｍｅｒ数据添
［４］Ｍｉｃｒｏｓｏｆｔ公司．ＭＳＤＮ技术资源库［Ｄａ／ＯＬ］．ｈｔｔｐ：／／ｍｓｄｎ２．ｍｉ—
加到返回给客户端数据集的Ｃｕｓｔｏｍｅｒ表中．其次再将发生冲突的
ｃｒｏｓｏｆｔ．ｅｏｍ／ｚｈ－ｃｎ／ｌｉｂｒａｒｙ／ｄｅｆａｕｌｔ．ａｓｐｘ，２００６
（上接第１３０页）
是从设备的串行时钟线、串行数据线、内部存储器地址信号、内部
核向从设备的存储器中写入数据。例如在本实验中，依次向从设 存储器的存储内容。
备中地址为Ｏｌ到ｏ４的存储单元中写人１１到４４。写人数据完成
从图上的仿真结果可以看出程序的运行过程，ｍｅｒｅ ＿ａｄｄ 的值
后，主设备模块再通过Ｉ２ｃ总线接口ＩＰ核从从设备存储器中读出
从Ｏ１变化到０５。ｍｅｍ中存储的值从地址Ｏ１开始依次存人了１１、
数据。为了验证存人数据的可靠性，不但要读出已存人数据的存
２２、３３、４４。完全符合设计的要求。另外从上面的仿真结果也可以
储单元的内容，还要读出没有存人数据的单元的内容。从而来验 看出，ｓｄａ的上跳边沿都发生在ｓｃｌ的低电平维持时间内．和Ｉ℃总
证该ＩＰ核功能的鲁棒性，看是否能按要求完成所设计的功能。最
线的协议要求一致，因此从功能的角度看设计达到了预期的目
后，将读出的数据和写人的数据进行比较，看是否一致。一致就输
标。其他信号的变化也在图上能清楚的看到。包括内部的计数器，
出数据，如果不一致就报错。这就是通过测试台程序进行功能测
移位寄存器等等。同时。从ＭｏｄｅｌＳｉｍ功能仿真图上也可以看出读
试的过程。
出的数据和写入的数据是一致的，实现了设计的要求。
５结束语
按照Ｉ℃总线协议的功能要求对Ｉ２Ｃ总线接口模块进行了详
细设计，并利用ＭｏｄｅｌＳｉｍ进行了仿真和功能测试，最后完成了逻
辑综合和布局布线，生成可以下载到ＦＰＧＡ中的编程文件。从而
解决了基于ＳＯＰＣ的嵌人式系统中Ｉ２ｃ总线ＩＰ核的设计问题。此
外，为了测试Ｉ２ｃ总线的功能．还用硬件描述语言ＶＨＤＬ设计了专
门用于测试的主设备模块和从设备模块．但是不将其综合成硬件
电路，节约了ＦＰＧＡ的硬件资源。
囤１ 测试台程序结构
参考文献：
程序在ＭｏｄｅｌＳｉｍ上进行功能仿真后的波形图如图２所示【５】。
【１】王诚，等．Ａｈｅｒａ ＦＰＧＡ／ＣＰＬＤ设计（基础篇）【Ｍ】．北京：人民邮
电出版社．２ｏ０５．
【２】潘松，黄继业，曾锍．ＳＯＰＣ技术实用教程［Ｍ】．北京：清华大
学出版社．２００５．
【３］Ｐｈｉｌｉｐｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ， ｅ Ｉ：Ｃ－ｂｕｓ ｓｐｅｃｉｉｆｃａｔｉｏｎ．２００１，（１）：
２１—２３．
『４］ｚＦ前。吴淑泉，刘喜英．基于ＦＰＧＡ的Ｉ：Ｃ总线接口实现方法
图２功能仿真波形图
ｆＪ１．微电子技术，２００２，（３）：４１－４３．
从图２可以看出程序的仿真结果。主要选取的是从设备的信
『５１Ｍｅｎｔｏｒ Ｇｒａｐｈｉｃｓ Ｉｎｃ．Ｍｏｄｅｌｓｉｍ ６．０ ＳＥ Ｕｓｅｒ Ｇｕｉｄｅ ａｎｄ Ｔｕ．
号，上面加亮的四个信号分别是ｓｃｌ、ｓｄａ、ｍｅｍ＿ａｄｄ、ｍｅｍ，它们分别
ｔｏｒｉａ１．２ＯＯ４，（７）：３５—３ ８．
2024年3月25日发(作者：殷善和)
维普资讯
．
开发研究与设计技术．．．．．． 本栏目责任编辑：谢媛媛
基于ＳＯＰＣ的嵌入式系统中ＦＣ总线Ｉ Ｐ核的设计
栗素娟．朱清智。阎保定
（河南科技大学电子信息工程学院。河南洛阳４７１００３）
摘要：利用Ａｌｔｅｒａ的Ｑｕａｒｔｏｓ ＩＩ软件开发平台在ＦＰＧＡ上实现了Ｉ。ｃ总线ＩＰ核的设计。ＩＰ核满足Ｉ℃总线的功能要求．主设备通过该
Ｉｐ核可以向从设备中写入或者从中读取数据，解决了Ｉ℃总线在ＳＯＰＣ中的应用问题。为了满足复用，该ＩＰ核采用Ａｖａｌｏｎ总线接口
，
同
时利用Ｍｏｄｅｌｓｉｍ进行了功能仿真。
关键词：ＳＯＰＣ；ＦＰＧＡ：Ｉ℃总线：ＩＰ核
中图分类号：ＴＰ３０２ 文献标示码：Ａ 文章编号：１００９—３０４４（２００７）０１—１０１３ｏ一０１
Ｔｈｅ Ｄｅｓｉｇｎ ｏｆ Ｉ℃一ｂｕｓ ＩＰ Ｃｏｒｅ Ｂａｓｅｄ ＯＩ１ ＳＯＰＣ
ＬＩ ｓｕ－ｊｕａｎ，ＺＨＵ Ｑｉｎｇ—ｚｈｉ．ＹＡＮ Ｂａｏ—ｄｉｎｇ
（Ｅｌｅｃｔｒｏｎｉｃ Ｉｎｆｏｒｍａｉｔｏｎ Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｏｌｌｅｇｅ，Ｈｅｎａｎ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｓｃｉｅｎｃｅ＆Ｔｅｃｈｎｏｌｏｇｙ，Ｌｕｏｙａｎｇ ４７１００３，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｔｈｉｓ ｐａｐｅｒ ｉｓ ＦＣ—ｂｕｓ ＩＰ ｃｏｒｅ ｄｅｓｉｇｎ ｗｈｉｃｈ ｒｅａｌｉｚｅｓ ｉｎ ｔｈｅ Ａｌｔｅｒａ Ｑｕａｒｔｕｓ ＩＩ ｓｏｆｔｗａｒｅ ｄｅｖｅｌｏｐｍｅｎｔ ｐｌａｔｆｏｒｍ．Ａｌｒｅａｄｙ ｒｅａｌｉｚｅｄ ｔｈｅ
ＩＰ ｃｏｒｅ ｏｆ ｂａｓｉｃ ｆｕｎｃｔｉｏｎ，出ｅ ｍａｉｎ ｄｅｖｉｃｅ ｃａｎ ｒｅａｄ ａｎｄ ｗｒｉｔｅ ｄａｔａ ｆｒｏｍ ｔｈｅ ｓｌａｖｅ ｄｅｖｉｃｅ ｔｈｒｏｕｇｈ ｔｈｉｓ ＩＰ ｃｏｒｅ
．
Ｉｎ ｏｒｄｅｒ ｔｏ ｒｅｕｓｅ ｅａｓｈｙ．ｔｉｈｓ ＩＰ ｃｏｒｅ
ｕｓｅｓ ｔｈｅ Ａｖａｌｏｎ ｂｕｓ ｉｎｔｅｒｆａｃｅ ａｎｄ ｃｏｍｐｌｅｔｅｓ ｔｈｅ ｆｕｎｃｔｉｏｎ ｓｉｍｕｌａｔｉｏｎ ｉｎ Ｍｏｄｅｌｓｉｍ．
Ｋｅｙ ＷＯｒｄｓ：ＳＯＰＣ；ＦＰＧＡ；ＩＰ Ｃｏｒｅ；Ｉ Ｃ—ｂｕｓ
１引言
保持低电平迫使主机进入等待状态，当从机准备好接收下一个数
Ｓ０ＰＣ（Ｓｙｓｔｅｍ Ｏｎ Ｐｒｏｇｒａｍｍａｂｌｅ Ｃｈｉｐ）设计技术是现代计算机
据字节并释放时钟线ＳＣＬ后数据传输继续。因此字节命令控制器
辅助设计技术、ＥＤＡ（Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ Ａｔｏｍａｔｉｅ）技术和大规模集
从命令寄存器接收数据，并把要传输的字节从并行转换为串行的
成电路技术高度发展的产物。ＳＯＰＣ技术企图把尽可能大而完整
形式。因此需要通过设置控制寄存器来完成的数据传输的开始．
的电子系统，包括嵌入式处理器系统、接口系统、存储系统等在单
停止和读位。它是通过把字节操作分成位操作实现的，这些位操
一
ＦＰＣＡ中实现，从而实现规模、结构、可靠性、体积和成本等各
作随后送人位命令控制器。
项性能指标的最优化示【ｌ】。Ｉ２ｃ（Ｉｎｔｅｒ－Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）总线是一种
ｆ２）位命令控制器
由ＰＨＩＬｌｉＰＳ公司开发的两线式串行总线。用于连接微控制器及其
位命令控制器处理真正的数据传输，由于连接到Ｉ２ｃ总线的
外围设备，它是同步通信的一种特殊形式。具有接口线路少，控制
器件有不同种类的工艺。逻辑“Ｏ”（低）和“ｌ”（高）的电平不是固定
方式简便，器件封装体积小，通信速率较高等优点。Ｉ℃总线接口
的。它由ＶＤＤ的相关电平决定，每传输一个数据位就产生一个时
模块非常适用于以“ＭＣＵ＋ＦＰＧＡ”为模式的嵌入式系统中。当
钟脉冲。可以通过控制ＳＣＬ和ＳＤＡ线产生ＳＴＡＲＴ和ＳＴＯＰ信号
ＳＯＰＣ中的ＭＣＵ不具有Ｉ℃总线接口功能，而使用Ｉ／Ｏ口模拟又
的指定电平。字节命令控制器告诉位命令处理器做什么操作，每
占用较多资源时．利用ＳＯＰ（：中的硬件资源实现Ｉ２ｃ总线接口成
一
个位操作被分成５部分（ｉｄｌｅ，Ａ，Ｂ，Ｃ，Ｄ），只有ＳＴＯＰ操作被分成
为最理想的选择ｆ２１。
四部分（ｉｄｌｅ…Ａ Ｂ，Ｃ）。
２ Ｉ２Ｃ总线的概念
（３）寄存器组
Ｉ２ｃ总线最初为音频和视频设备开发。如今主要在服务器管
Ｉ２ｃ总线接１２１ ＩＰ核使用７个寄存器。即时钟预分频寄存器、控
理中使用，其中包括单个组件状态的通信。Ｉ２ｃ软硬件协议十分巧
制寄存器、传输寄存器、接收寄存器、命令寄存器、移位寄存器和
妙。在单主方式的Ｉ２ｃ总线系统中．总线上只有一个主机。其余是
一
个数据输入输出移位寄存器。数据输入输出移位寄存器的功能
Ｉ２ｃ总线的外围器件。由于总线上只有一个主节点，它永远占据总
是存放和当前传输相关的数据。在读操作时，数据从ＳＤＡ线移人
线，不会出现竞争．因此主节点不必有自己的节点地址。只要每个
到数据输入输出移位寄存器中．在移人一个字节之后．将内容复
外围器件有自己的器件地址，两根Ｉ／Ｏ口线ＳＣＬ（时钟线）和ＳＤＡ
制到接收寄存器中。在写操作时。传输寄存器的内容复制到数据
（数据线）就可以虚拟Ｉ２Ｃ总线接１７１示ｆ３１。
输入输出移位寄存器中，然后以串行方式传输到ＳＤＡ线上ｆ４１。
在以“ＭＣＵ＋ＦＰＧＡ”为模式的嵌入式系统中。针对在Ｉ２ｃ总线
４ Ｃ总线ＩＰ核的功能仿真
中的地位来说，ＭＣＵ只需担当主件ｆＭａｓｔｅｒ模式）．Ｉ２ｃ器件只充当
ＭｏｄｅｌＳｉｍ是业界优秀的ＨＤＬ语言仿真器。它的最大的特点
从件（Ｓｌａｖｅｒ模式１。而且一般的器件都只工作于标准速率。因此，若
是其强大的调试功能．例如：先进的数据流窗口．可以迅速追踪到
采用ＳＯＰＣ厂商提供的标准Ｉ２Ｃ总线接口，会造成资源浪费，这是
产生不定或者错误状态的原因：性能分析工具可以帮助分析性能
自行设计ＦＣ总线控制器的另一个重要原因。
瓶颈．加速仿真；代码覆盖率检查能确保测试的完备性；先进的
３ ｌ２ｃ总线ｌＰ核的设计
Ｓｉｇｎａｌ Ｓｐｙ功能可以方便地访问ＶＨＤＬ或者ＶＨＤＬ和Ｖｅｒｉｌｏｇ混
Ｉ２Ｃ总线ＩＰ核主要由三部分组成：第一部分是字节命令控制
合设计中的底层信号；此外，还具有多种模式的波形比较功能、支
器，第二部分是位命令控制器．第三部分是寄存器组。
持加密ＩＰ、可以实现与Ｍａｔｌａｂ的Ｓｉｍｕｌｉｎｋ的联合仿真等。为了使
ｆｊ１字节命令控制器
用ＭｏｄｅｌＳｉｍ进行仿真．需要编写一个测试台程序，测试台程序的
字节命令控制器以字节的方式处理Ｉ２Ｃ的传输数据。因为发
结构如图ｌ所示。
送到ＳＤＡ线上的每个字节必须为８位，每次传输字节数量不受限
测试台程序的流程分为三部分．第一部分是将数据写入存储
制。但每个字节后必须跟一个响应位。首先传输的是数据的最高
器中。第二部分是读出数据并验证读出的数据和写入的是否一
位ＭＳＢ，如果从机要完成一些其他功能后例如一个内部中断服务
致。写入读出数据的流程是：首先设置预分频寄存器的值，根据这
程序才能接收或发送下一个完整的数据字节，可以使时钟线ＳＣＬ
个值产生内部操作需要的时钟。然后主设备通过Ｉ 总线接口ＩＰ
（下转第２０３页）
收稿日期：２００６—１１－２４
作者简介：粟素娟（１９７９－）。士．河南科技大学助教，在读硕士。研究方向：嵌入式系统及机器人控制。
１３０ 电奠知识与技术
维普资讯
本栏目责任编辑：李桂瑾 ．．．．一人工智能及识别技术．
后．将这些数据合并到客户端的数据集中，同时，更新最后同步时
客户端ｃｕｓｔｏｍｅｒ数据添加到返回给客户端数据集的Ｃｏｎｆｌｉｃｔ表
间。下图对客户端和服务器进行数据同步做了简单的示意。
中 然后，将ｅ．￥ｔａｔｕｓ置为ＵｐｄａｔｅＳｔａｔｕｓ．Ｃｏｎｔｉｎｕｅ，继续更新数据，直
２ ｍ垃Ｗｅｂ■鲁将ｃＩｅｎｌｃｔＩ●哪●∞砷ｌ喇和
到所有数据更新完毕后，将数据集返回给客户端。
ｆ２１当客户端得到从服务器返回的数据集后，检查数据集中的
Ｃｏｎｌｆｉｃｔ表中有无冲突数据，如果有，表示有数据冲突发生，则从
Ｃｕｓｔ０ｍｅｒ表和Ｃｏｎｆｌｉｃｔ表中分别取出发生冲突的服务器端的和客
户端的ｃｕ８ｔｏｍｅｒ数据呈现给用户，让用户进行选择，是保留服务
器端的数据还是保留客户端的数据。之后根据用户的选择进行数
据处理。
ｆ３）如果用户选择保留服务器端的数据，则清除客户端的冲突
数据．并将服务器端的数据合并到客户端数据集中。如果用户选
囤１数据同步示意
择保留客户端的数据，则清除服务器端的冲突数据，并将客户端
３．３．２数据的冲突处理策略
的冲突数据重新合并到客户端数据集中，等待下次的数据同步，
在将任何客户端数据更改与服务器进行同步时，由于服务器
再将客户端的数据重新同步到服务器上。
上保存的数据可能发生改变，而导致数据发生冲突。因此，需要采
用某种机制来确保数据冲突能够得到适当的处理，并且最后得到
４结束语
的数据是一致和正确的。在．ＮＥＴ框架中，可以使用数据集
本文论述了智能客户端实现偶尔连接的设计思想和所需要
（ＤａｔａＳｅｔ）和适配器（ＤａｔａＡｄａｐｔｅｒ）来实现开放式并发处理。
使用的技术．这些思想和技术成功地应用于笔者所参与的多个项
当适配器调用Ｕｐｄａｔｅ方法更新数据时，会触发ＲｏｗＵｐｄａｔｅｄ
目，在实践中得到了证明，可作为智能客户端设计的参考。
事件，通过对事件参数状态（ｅ．Ｓｔａｔｕｓ）的检查，可以检测到当前是
参考文献：
ｆｌ】邹建峰，周山峰，项细威．Ｃ＃企业开发案例精解【Ｍ】．北京：
否发生了数据冲突．并对冲突数据采取相应的处理。具体的数据
人民邮电出版社，２００６．１．
冲突处理过程如下所述：
『２］Ｄａｖｉｄ Ｈｉｌ１．Ｂｒｅｎｔｏｎ Ｗｅｂｓｔｅｒ．Ｅｄｗａｒｄ，等．智能客户端体系结
假设数据集中有一张Ｃｕｓｔｏｍｅｒ表和Ｃｏｎｆｌｉｃｔ表。
构与设计指南［Ｍ／ＯＬ】．ｈｔｔｐ：／／ｗｗｗ．ｍｉｃｒｏｓｏｆｔ．ｃｏｍ／ｅｈｉｎａ／ｍｓｄｎ／ｌｉｂｒａｒｙ／
（１１客户端与服务器进行数据同步，当服务器得到从客户端传
ａｒｃｈｉｔｅｃｔｕｒｅ／ａｒｃｈｉｔｅｃｔｕｒｅ／ａｗｈｉｔｅｃｔｕｒｅｔｏｐｉｃ／ＳＣＡｒｃｈＤｅＧｕｉｄｅ／ｃａｖｅｒ．
来的数据后，调用Ｕｐｄａｔｅ方法进行数据更新，如果发生数据冲突，
ｍｓｐｘ？ｍｆ￣ｔｍｅ．２００４－８—２Ｏ．
则在触发的ＲｏｗＵｐｄａｔｅｄ事件中．可以检测到事件参数状态ｅ．Ｓｔａ．
［３］Ｍｉｃｒｏｓｏｆｔ公司．ＩｓｓｕｅＶｉｓｉｏｎ智能客户端应用程序示例［ＣＰ／ＯＬ￣
ｈｔｔｐ：／／ｗｗｗ．ｗｉｎｄｏｗｓｆｏｒｍｓ．ｎｅｔ／Ａｐｐｌｉｃａｔｉｏｎｓ／ａｐｐｌｉｃａｔｉｏｎ．ａｓｐｘ？
ｔｕｓ为ＵｐｄａｔｅＳｔａｔｕｓ．ＥｒｒｏｒｓＯｃｃｕｒｒｅｄ 此时．在事件处理函数中对冲
ＰａｇｅＩＤ－－４０＆ｔａｂｉｎｄｅｘ＝８，２００４．
突数据进行处理：首先将发生冲突的服务器端的ｃｕｓｔｏｍｅｒ数据添
［４］Ｍｉｃｒｏｓｏｆｔ公司．ＭＳＤＮ技术资源库［Ｄａ／ＯＬ］．ｈｔｔｐ：／／ｍｓｄｎ２．ｍｉ—
加到返回给客户端数据集的Ｃｕｓｔｏｍｅｒ表中．其次再将发生冲突的
ｃｒｏｓｏｆｔ．ｅｏｍ／ｚｈ－ｃｎ／ｌｉｂｒａｒｙ／ｄｅｆａｕｌｔ．ａｓｐｘ，２００６
（上接第１３０页）
是从设备的串行时钟线、串行数据线、内部存储器地址信号、内部
核向从设备的存储器中写入数据。例如在本实验中，依次向从设 存储器的存储内容。
备中地址为Ｏｌ到ｏ４的存储单元中写人１１到４４。写人数据完成
从图上的仿真结果可以看出程序的运行过程，ｍｅｒｅ ＿ａｄｄ 的值
后，主设备模块再通过Ｉ２ｃ总线接口ＩＰ核从从设备存储器中读出
从Ｏ１变化到０５。ｍｅｍ中存储的值从地址Ｏ１开始依次存人了１１、
数据。为了验证存人数据的可靠性，不但要读出已存人数据的存
２２、３３、４４。完全符合设计的要求。另外从上面的仿真结果也可以
储单元的内容，还要读出没有存人数据的单元的内容。从而来验 看出，ｓｄａ的上跳边沿都发生在ｓｃｌ的低电平维持时间内．和Ｉ℃总
证该ＩＰ核功能的鲁棒性，看是否能按要求完成所设计的功能。最
线的协议要求一致，因此从功能的角度看设计达到了预期的目
后，将读出的数据和写人的数据进行比较，看是否一致。一致就输
标。其他信号的变化也在图上能清楚的看到。包括内部的计数器，
出数据，如果不一致就报错。这就是通过测试台程序进行功能测
移位寄存器等等。同时。从ＭｏｄｅｌＳｉｍ功能仿真图上也可以看出读
试的过程。
出的数据和写入的数据是一致的，实现了设计的要求。
５结束语
按照Ｉ℃总线协议的功能要求对Ｉ２Ｃ总线接口模块进行了详
细设计，并利用ＭｏｄｅｌＳｉｍ进行了仿真和功能测试，最后完成了逻
辑综合和布局布线，生成可以下载到ＦＰＧＡ中的编程文件。从而
解决了基于ＳＯＰＣ的嵌人式系统中Ｉ２ｃ总线ＩＰ核的设计问题。此
外，为了测试Ｉ２ｃ总线的功能．还用硬件描述语言ＶＨＤＬ设计了专
门用于测试的主设备模块和从设备模块．但是不将其综合成硬件
电路，节约了ＦＰＧＡ的硬件资源。
囤１ 测试台程序结构
参考文献：
程序在ＭｏｄｅｌＳｉｍ上进行功能仿真后的波形图如图２所示【５】。
【１】王诚，等．Ａｈｅｒａ ＦＰＧＡ／ＣＰＬＤ设计（基础篇）【Ｍ】．北京：人民邮
电出版社．２ｏ０５．
【２】潘松，黄继业，曾锍．ＳＯＰＣ技术实用教程［Ｍ】．北京：清华大
学出版社．２００５．
【３］Ｐｈｉｌｉｐｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ， ｅ Ｉ：Ｃ－ｂｕｓ ｓｐｅｃｉｉｆｃａｔｉｏｎ．２００１，（１）：
２１—２３．
『４］ｚＦ前。吴淑泉，刘喜英．基于ＦＰＧＡ的Ｉ：Ｃ总线接口实现方法
图２功能仿真波形图
ｆＪ１．微电子技术，２００２，（３）：４１－４３．
从图２可以看出程序的仿真结果。主要选取的是从设备的信
『５１Ｍｅｎｔｏｒ Ｇｒａｐｈｉｃｓ Ｉｎｃ．Ｍｏｄｅｌｓｉｍ ６．０ ＳＥ Ｕｓｅｒ Ｇｕｉｄｅ ａｎｄ Ｔｕ．
号，上面加亮的四个信号分别是ｓｃｌ、ｓｄａ、ｍｅｍ＿ａｄｄ、ｍｅｍ，它们分别
ｔｏｒｉａ１．２ＯＯ４，（７）：３５—３ ８．