2024年3月27日发(作者：仲孙金)
DDR3与DDR2的不同之处 DDR3可以看作DDR2的改进版。
1、逻辑Bank数量
DDR2 SDRAM中有4Bank和8Bank的设计，目的就是为了应对未来大容量芯片的
需求。而DDR3很可能将从2Gb容量起步，因此起始的逻辑Bank就是8个，另外还为未
来的16个逻辑Bank做好了准备。
2、封装（Packages）
DDR3由于新增了一些功能，所以在引脚方面会有所增加，8bit芯片采用78球FBGA
封装，16bit芯片采用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规
格。并且DDR3必须是绿色封装，不能含有任何有害物质。
3、突发长度（BL，Burst Length）
由 于DDR3的预取为8bit，所以突发传输周期（BL，Burst Length）也固定为8，
而对于DDR2和早期的DDR架构的系统，BL=4也是常用的，DDR3为此增加了一个4-bit
Burst Chop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来
合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一 突发模式。而且需
要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的
是更灵活的突发传输控制（如4bit顺序突发）。
3、寻址时序（Timing）
就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2
有所提高。DDR2的CL范围一般在2至5之间，而DDR3则在5至11之间，且附加延
迟（AL）的设计也有所变化。DDR2时AL的范围是0至4，而 DDR3时AL有三种选项，
分别是0、CL-1和CL-2。另外，DDR3还新增加了一个时序参数——写入延迟（CWD），
这一参数将根据具体的工作频率 而定。
4、新增功能——重置（Reset）
重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。 DRAM业界已经
很早以前就要求增这一功能，如今终于在DDR3身上实现。这一引脚将使DDR3的初始化
处理变得简单。当Reset命令有效时，DDR3 内存将停止所有的操作，并切换至最少量活
动的状态，以节约电力。在Reset期间，DDR3内存将关闭内在的大部分功能，所以有数
据接收与发送器都将关 闭。所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电
路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到最节省电
力的 目的。
5、新增功能——ZQ校准
ZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引 脚
通过一个命令集，通过片上校准引擎（ODCE，On-Die Calibration Engine）来自动校验
数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令之后，将用相应的时
钟周期（在加电与初始化之后用512个时钟 周期，在退出自刷新操作后用256时钟周期、
在其他情况下用64个时钟周期）对导通电阻和ODT电阻进行重新校准。
6、参考电压分成两个
2024年3月27日发(作者：仲孙金)
DDR3与DDR2的不同之处 DDR3可以看作DDR2的改进版。
1、逻辑Bank数量
DDR2 SDRAM中有4Bank和8Bank的设计，目的就是为了应对未来大容量芯片的
需求。而DDR3很可能将从2Gb容量起步，因此起始的逻辑Bank就是8个，另外还为未
来的16个逻辑Bank做好了准备。
2、封装（Packages）
DDR3由于新增了一些功能，所以在引脚方面会有所增加，8bit芯片采用78球FBGA
封装，16bit芯片采用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规
格。并且DDR3必须是绿色封装，不能含有任何有害物质。
3、突发长度（BL，Burst Length）
由 于DDR3的预取为8bit，所以突发传输周期（BL，Burst Length）也固定为8，
而对于DDR2和早期的DDR架构的系统，BL=4也是常用的，DDR3为此增加了一个4-bit
Burst Chop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来
合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一 突发模式。而且需
要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的
是更灵活的突发传输控制（如4bit顺序突发）。
3、寻址时序（Timing）
就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2
有所提高。DDR2的CL范围一般在2至5之间，而DDR3则在5至11之间，且附加延
迟（AL）的设计也有所变化。DDR2时AL的范围是0至4，而 DDR3时AL有三种选项，
分别是0、CL-1和CL-2。另外，DDR3还新增加了一个时序参数——写入延迟（CWD），
这一参数将根据具体的工作频率 而定。
4、新增功能——重置（Reset）
重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。 DRAM业界已经
很早以前就要求增这一功能，如今终于在DDR3身上实现。这一引脚将使DDR3的初始化
处理变得简单。当Reset命令有效时，DDR3 内存将停止所有的操作，并切换至最少量活
动的状态，以节约电力。在Reset期间，DDR3内存将关闭内在的大部分功能，所以有数
据接收与发送器都将关 闭。所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电
路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到最节省电
力的 目的。
5、新增功能——ZQ校准
ZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引 脚
通过一个命令集，通过片上校准引擎（ODCE，On-Die Calibration Engine）来自动校验
数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令之后，将用相应的时
钟周期（在加电与初始化之后用512个时钟 周期，在退出自刷新操作后用256时钟周期、
在其他情况下用64个时钟周期）对导通电阻和ODT电阻进行重新校准。
6、参考电压分成两个