最新消息: USBMI致力于为网友们分享Windows、安卓、IOS等主流手机系统相关的资讯以及评测、同时提供相关教程、应用、软件下载等服务。

计算机组成原理习题——4+8+9章带答案

IT圈 admin 33浏览 0评论

2024年4月26日发(作者:贲子蕙)

第四章

1.

一个容量为

16Kx 32

位的存储器,其地址线和数据线的总和是多少?中选用 以下

不同规格的存储芯片时,各需要多少片?

1KX4

位,

2KX8

位,

4KX4

位,

16Kxi

位,

4KX8

位,

8KX8

地 址

选 择

线 和数

据 线 的 总 和

芯 片 时

/

/

=

各 需

14 +

32 =

46

片数 为

同 的

1K X 4 :

2K X 8 :

4K X 4 :

16K X 1 :

(16K

(16K

X 32

)

X 32

)

(1K

(2K

X 4 )

X 8 )

= 16 X 8 =

=8 X 4

=4 X 8

= 1 X 32

= 4 X 4

:

128

= 32

= 32

= 32

= 16

/

(16K X 32

(16K X 32

) /

(4K X 4 )

(16K X 1 )

(4K x 8 )

— /

4K X 8 : (16K X 32

8Kx 8: ( 16KX 32) / ( 8KX 8) = 2 X4 = 8

2,

现有

1024X1

的存储芯片,假设用它组成容量为

16Kx8

的存储器.试求:

〔1〕

现该存储器所需的芯片数量?

〔2〕

假设将这些芯片分装在假设干块板上,每块板的容量为

4K X 8

位,该存储器

需的地址线总位数是多少?其中几位用于选板?几位用于选片?几位用做片内 地

址?

16K X 8=2

A

14 X 8,

地址线为

14

.4K X 8

容量白^板,共需要

4

块板子.那么

14

根地址线的最高

2

用于板选

〔00〜11,

1

块板子〜第

4

块板子〕

,4K*8

=2

12*8

位=

12*1K*8

位,也就 是在每块

板子内需要

4*8

个芯片,而每

8

个芯片组成

8

位,也就是位扩展.也就是说需要

4

组, 那么除了最高

2

位,剩余的

12

位中,有

2

位用于片选〔

00〜11,

第一组〜第

4

组〕.也就是:

2

位用于板选

,2

位用于片

选,剩余的

10

位用于片内地址选择

.

3.

某计算机字长

8

位,现采用半导体存储器作主存,其地址线为

16

位,假设 使用

1KX4

SRAM

芯片组成该机所允许的最大主存空间,并采用存储模块结 构形式.

〔1〕

假设每块模板容量为

4K X 8

位,共需多少块存储模板?

〔2〕

画出一个模板内各芯片的连接逻辑图.

解:〔1〕根据题干可知存储器容量为 64KB,故共需16块存储模板.

4.

某半导体存储器容量

16Kx8

位,可选

SRAM

芯片的容量为

4KX4

位;地址

总线

A

15

A

0

〔低〕,双向数据总线

D7

D0

〔低〕,由

R/W

线限制读/写.设计并 画

出该存储器的逻辑图,并注明地址分配、片选逻辑及片选信号的极性.

4KM 4

4Kx4

OFFFH

#t:4Kx4/4:81

1QWH

4K

X

4

4Kx4

存律如可奈必

4Kx8

4Kx8

4Kx8

4Kx8

CS

LI

CS]

1FFFH

4Kx4 4Kx4

2FFFH

30WH

4Kx4 4Kx4

〞】

2

I

A

A|jA[2

1

7

3FFFH

5,

现有如下存储芯片:

2KX1

位的

ROM

4KX1

位的

RAM

8K X 1

位的

ROM

. 假设

用它们组成容量为

16KB

的存储器,前

4KB

ROM

,后

12KB

RAM , CPU

的地址总

线

16

位.

(1)

各种存储芯片分别用多少片?

(2)

正确选用译码器及门电路,并画出相应的逻辑结构图.

(3)

指出有无地址重叠现象.

解:

(1)

需要用

2Kx 1

ROM?

16

片,

4Kx 1

RAM

芯片

24

片.不能使用

8Kx 1

ROMS

片,由于它 大于

RO

有的空间.

(3)

有重叠现象,由于地址线

A15

A14

没有参加译码.

6,

用容量为

16Kxi

位的

DRAM

芯片构成

64KB

的存储器.

(1)

画出该存储器的结构框图.

(2)

设存储器的读/写周期均为

0.5

的,

CPU

1

巧内至少要访存一次,试问采 用哪

种刷新方式比拟合理?相邻两行之间的刷新间隔是多少?对全部存储单元 刷新一遍

所需的实际刷新时间是多少?

解:

(2)

由于存储器芯片规格为

16KX 1 ,

所以其芯片内部的存储矩阵是

128X 128

的存储矩阵.假设采用集 中刷新方

式,那么死区为

0.5 X 128=64

微秒,而

CPU 1

微秒至少访存一次,长达

64

微秒的死区显然不合理; 假设采用分散刷

新方式,那么需要将系统存取周期增至

1

微秒,降低了整机速度,且刷新过于频繁.所以应该

采用异步刷新方式,假设允许的最大刷新间隔是

2ms,

那么相邻两行刷新间隔为

2ms/128=15.625

微秒,全部

2024年4月26日发(作者:贲子蕙)

第四章

1.

一个容量为

16Kx 32

位的存储器,其地址线和数据线的总和是多少?中选用 以下

不同规格的存储芯片时,各需要多少片?

1KX4

位,

2KX8

位,

4KX4

位,

16Kxi

位,

4KX8

位,

8KX8

地 址

选 择

线 和数

据 线 的 总 和

芯 片 时

/

/

=

各 需

14 +

32 =

46

片数 为

同 的

1K X 4 :

2K X 8 :

4K X 4 :

16K X 1 :

(16K

(16K

X 32

)

X 32

)

(1K

(2K

X 4 )

X 8 )

= 16 X 8 =

=8 X 4

=4 X 8

= 1 X 32

= 4 X 4

:

128

= 32

= 32

= 32

= 16

/

(16K X 32

(16K X 32

) /

(4K X 4 )

(16K X 1 )

(4K x 8 )

— /

4K X 8 : (16K X 32

8Kx 8: ( 16KX 32) / ( 8KX 8) = 2 X4 = 8

2,

现有

1024X1

的存储芯片,假设用它组成容量为

16Kx8

的存储器.试求:

〔1〕

现该存储器所需的芯片数量?

〔2〕

假设将这些芯片分装在假设干块板上,每块板的容量为

4K X 8

位,该存储器

需的地址线总位数是多少?其中几位用于选板?几位用于选片?几位用做片内 地

址?

16K X 8=2

A

14 X 8,

地址线为

14

.4K X 8

容量白^板,共需要

4

块板子.那么

14

根地址线的最高

2

用于板选

〔00〜11,

1

块板子〜第

4

块板子〕

,4K*8

=2

12*8

位=

12*1K*8

位,也就 是在每块

板子内需要

4*8

个芯片,而每

8

个芯片组成

8

位,也就是位扩展.也就是说需要

4

组, 那么除了最高

2

位,剩余的

12

位中,有

2

位用于片选〔

00〜11,

第一组〜第

4

组〕.也就是:

2

位用于板选

,2

位用于片

选,剩余的

10

位用于片内地址选择

.

3.

某计算机字长

8

位,现采用半导体存储器作主存,其地址线为

16

位,假设 使用

1KX4

SRAM

芯片组成该机所允许的最大主存空间,并采用存储模块结 构形式.

〔1〕

假设每块模板容量为

4K X 8

位,共需多少块存储模板?

〔2〕

画出一个模板内各芯片的连接逻辑图.

解:〔1〕根据题干可知存储器容量为 64KB,故共需16块存储模板.

4.

某半导体存储器容量

16Kx8

位,可选

SRAM

芯片的容量为

4KX4

位;地址

总线

A

15

A

0

〔低〕,双向数据总线

D7

D0

〔低〕,由

R/W

线限制读/写.设计并 画

出该存储器的逻辑图,并注明地址分配、片选逻辑及片选信号的极性.

4KM 4

4Kx4

OFFFH

#t:4Kx4/4:81

1QWH

4K

X

4

4Kx4

存律如可奈必

4Kx8

4Kx8

4Kx8

4Kx8

CS

LI

CS]

1FFFH

4Kx4 4Kx4

2FFFH

30WH

4Kx4 4Kx4

〞】

2

I

A

A|jA[2

1

7

3FFFH

5,

现有如下存储芯片:

2KX1

位的

ROM

4KX1

位的

RAM

8K X 1

位的

ROM

. 假设

用它们组成容量为

16KB

的存储器,前

4KB

ROM

,后

12KB

RAM , CPU

的地址总

线

16

位.

(1)

各种存储芯片分别用多少片?

(2)

正确选用译码器及门电路,并画出相应的逻辑结构图.

(3)

指出有无地址重叠现象.

解:

(1)

需要用

2Kx 1

ROM?

16

片,

4Kx 1

RAM

芯片

24

片.不能使用

8Kx 1

ROMS

片,由于它 大于

RO

有的空间.

(3)

有重叠现象,由于地址线

A15

A14

没有参加译码.

6,

用容量为

16Kxi

位的

DRAM

芯片构成

64KB

的存储器.

(1)

画出该存储器的结构框图.

(2)

设存储器的读/写周期均为

0.5

的,

CPU

1

巧内至少要访存一次,试问采 用哪

种刷新方式比拟合理?相邻两行之间的刷新间隔是多少?对全部存储单元 刷新一遍

所需的实际刷新时间是多少?

解:

(2)

由于存储器芯片规格为

16KX 1 ,

所以其芯片内部的存储矩阵是

128X 128

的存储矩阵.假设采用集 中刷新方

式,那么死区为

0.5 X 128=64

微秒,而

CPU 1

微秒至少访存一次,长达

64

微秒的死区显然不合理; 假设采用分散刷

新方式,那么需要将系统存取周期增至

1

微秒,降低了整机速度,且刷新过于频繁.所以应该

采用异步刷新方式,假设允许的最大刷新间隔是

2ms,

那么相邻两行刷新间隔为

2ms/128=15.625

微秒,全部

发布评论

评论列表 (0)

  1. 暂无评论