2024年5月13日发(作者：忻宛畅)
一种低功耗的高速光接收器跨阻前置电路设计
商红桃
【摘 要】In order to reduce the chip area and power consumption,a 10
Gbyte/s optical receiver transimpedance preamplifier is proposed. The
circuit is composed of two cross active feedback systems with regulated-
cascode (RGC)input structure,which is composed of a cross resistance
amplifier without inductor,a limiting amplifier and an output buffer. The
transimpedance circuit is designed with 0.13 μm CMOS process,data rates
up to 10 Gbyte/s. Test results show that,compared with other similar
circuits,the proposed circuit chip area and power consumption are
smaller,the chip area only 0.072 mm2. When the power supply voltage is
1.3 V,the power loss is 9.1 mW,the measured average equivalent input
noise current spectral density is 20 pA/(0.1 Hz~10 Hz)and the -3 dB
bandwidth is 6.9 GHz.%为了降低芯片面积和功耗,提出了一种10 Gbyte/s光接
收器跨阻前置放大电路.该电路采用了两个带有可调共源共栅(RGC)输入的交叉有源
反馈结构,其中的跨阻放大器未使用电感,从而减少了芯片的总体尺寸.该跨阻前置电
路采用0.13 μm CMOS工艺设计而成,数据速率高达10 Gbyte/s.测试结果表明,相
比其他类似电路,提出的电路芯片面积和功耗更小,芯片面积仅为0.072 mm2,当电
源电压为1.3 V时,功率损耗为9.1 mW,实测平均等效输入噪声电流谱密度为20
pA/(0.1~10)Hz,且-3 dB带宽为6.9 GHz.
【期刊名称】《电子器件》
【年(卷),期】2018(041)001
【总页数】6页(P50-55)
【关键词】光接收器;CMOS前置电路;跨阻放大器;可调共源共栅(RGC)
【作 者】商红桃
【作者单位】江苏联合职业技术学院常州刘国钧分院,江苏 常州213025
【正文语种】中 文
【中图分类】TN256
跨阻放大器是光接收电路的重要组成部分[1]。在光接收器系统中,跨阻放大器发挥
着前端放大器的作用,可放大光电二极管(PD)生成的微弱电流信号[2],并将其转换为
电压信号,同时会将电压信号反馈至后面的功能模块(限制放大器或者时钟数据恢复
电路)。
常规光接收器电路由跨阻放大器前置放大器组件、限制放大器以及输出缓冲器组成
[3]。最近在不少文献中提出了10 Gbyte/s前端光学接收器设计[4-6]。并有文献
利用了电感峰值改进带宽的技术,这样设计出的光学光接收器运行时能够获得高数
据速率。然而,由于电感器的尺寸过大,芯片的尺寸也较大,并且价格昂贵。
文献[7]中设计出了未带电感器的跨阻放大器,其中提出了多个并联的反馈跨阻放大
器,可改进带宽,并减少芯片尺寸。但是由于使用了多个跨阻放大器,功率损耗较高。
文献[8]使用单个电容器就可实现电容峰化技术,以增加跨阻抗放大电路的带宽,此项
带宽改进技术是实现小面积跨阻放大电路设计的备选方案。然而,此方法会直接将
负极电容加载至跨阻放大器的输入,所以,跨阻放大器的瞬态响应出现时峰值较高。
因此,本文提出了未带电感器的跨阻放大器,减少了芯片的总体尺寸。在提出的设计
中,将调节型共源共栅(RGC)输入级用于放大有源反馈后置放大器,以降低PD的输
入电容,并增加带宽。通过使用无源(电阻式)以及有源(NMOS晶体管)反馈组件实
现了较高的增益带宽积直流电源品质因数,即408 GHzΩ/mW。因此,本文提出的跨
阻前置放大电路无需使用电感器,芯片的电源效率高,并且面积小。本文采用0.13
μm CMOS工艺设计,运行时数据速率高达10 Gbyte/s。
1 跨阻前置电路设计
图1是提出的跨阻前置放大电路原理图。RGC输入结构会根据自身的电压增益减
少输入阻抗,同时,也会减弱PD的电容效应[9]。因此,RGC电路可以有效地集成
CMOS,发挥前端放大器的作用。
图1 提出的跨阻前置放大电路原理图
RGC级的输入阻抗如文献[4]所示:
RRGC=1/[gm2(1+gm1R1)]
(1)
式中:1+gm1R1表示局部反馈的增益,并且带有共栅极级的乘积,发挥着大型跨导器
的作用Gm=gm2(1+gm1R1),gm表示跨导。因此,局部反馈的大小决定了输入寄
生电容的减幅,可用于确定带宽。频率响应中的RGC峰值频率可表示为:
f峰值=1/[2πR1(Cgs2+Cgd1]
(2)
式中:Cgs表示栅源电容,Cgd表示栅漏电容,Cds表示源漏电容。在低频情况下,跨
阻前置电路的开环跨阻抗增益可表示为:
R4(gm5‖gmf2)R5gm6R6gm7R7gm8R8
(3)
1.1 输入级和级间跨导分析
跨阻前置电路由4个阶段组成,即:输入级(包含RGC)、级间跨导级、带有拦截有源
反馈的增益级、输出级(充当缓冲器)。在跨阻前置电路中,RGC功能模块至关重要,
原因在于此功能模块会对输入噪声以及整个跨阻前置电路的稳定性产生影响。因此,
必须仔细选取设计参数,以免干扰输入阻抗进行高频运行。RGC输入级的传递函数
可表示为:
(4)
M3和M4组成了跨阻前置电路的级间跨导结构。维持高频运行,以便将转换的输
入电流传输至增益级的输出电压。RF并联反馈将M2和M4漏极处的阻抗减少了
1+A,极点的速度也会相应地加快1+A。共漏极(CD)位于M2的漏极处,原因在于电
容对带宽的影响较小[10]。级间跨导使RGC输入级与增益级分离,并且也会调节
RGC级的输入直流电平。级间跨导的传递函数可表示为:
(5)
(6)
式中:可表示为:
(7)
1.2 增益分析
为了增加跨阻前置电路的总跨导,以便实现较高的输出电压等级,使用了多个共源
(CS)放大结构。然而,此CS放大结构会减少带宽。因此,添加有源反馈Af1和Af2
可补偿高频条件下的峰值[9]。用于增益级的有源负反馈不同于常规电阻式反馈,可
避免直接电阻负载进入前面的跨阻抗级。此外,在制造期间,相较于无源器件,有源器
件出现的工艺变异较少。高频峰值出现在Af1和Af2有源反馈中。第1个和第2
个有源反馈的峰值可表示为:
f峰值, f1=1/[2πR4(Cgd6+Cgdf1]
(8)
f峰值, f2=1/[2πR5(Cgd7+Cgdf2]
(9)
有源负反馈会增加-3 dB带宽,所以,增益级的传递函数中包含了Af1和Af2的有源
反馈效应。方程式可表示为:
(10)
式中:
G5(s)=G6(s)=G7(s)=GmR/(1+sRC)
(11)
Gf1(s)=Gf2(s)=Gf(s)=GmfR/(1+sRC)
(12)
合并式(4)～式(7)和式(12)之后,跨阻前置电路的传递函数可表示为:
F=F输入级·F跨导·F增益
(13)
可从方程(13)获得跨阻前置电路的跨阻抗增益,该增益可表示为:
(14)
跨阻前置电路的-3 dB带宽会受到gm3、gm5、gm6放大级上主导极点的影响。
因此,根据主导极点的跨导,通过增益级的频率响应可得出主导极点,如式(13)～式
(17)所示:
(15)
τ1τ2τ3
(16)
式中:
τ1=Cs3+Cgs4+(1+gm4R4)Cgd4τ2=Cs5+Cgs6+(1+gm6R6)Cgd6τ3=Cs6+C
gs7+(1+gm7R7)Cgd7
(17)
可利用λG从f3dB=1/(2πλG)获得跨阻前置电路的-3 dB响应。根据跨阻前置电
路的3个主导极点,3个主要极点可表示为P1=λ1、P2=λ5、P3=λ6。
2 跨阻前置电路模拟分析
图2是跨阻放大器的跨阻抗增益以及有源反馈Af1和Af2的带宽扩展效应。未带
有源反馈跨阻前置电路的模拟结果中,-3 dB带宽为2.71 GHz时,增益为68 dBΩ;
带有有源反馈Af1跨阻前置电路的结果中,-3 dB带宽为5.01 GHz;带有两个反馈
Af1和Af2跨阻前置电路的结果中,-3 dB带宽为7.36 GHz,跨阻抗增益降至60
dBΩ。添加了两个有源反馈之后,-3 dB带宽从2.71 GHz增加至7.36 GHz。
图2 未带有源反馈以及带有有源反馈跨阻前置电路的模拟结果
跨阻前置电路的等效输出噪声可表示为:
IG≅
(18)
图3 跨阻前置电路的模拟等效输入噪声
式中:k表示玻尔兹曼常数;T表示绝对温度;Γ表示MOSFET的通道噪声因数;Cin表
示输入寄生电容,包括光电二极管电容、接合焊盘寄生电容以及静电放电电容
(Cin=Cpd+CESD+Cpad)。从式(18)可知,低频噪声由电阻器热噪声控制,出现高频
噪声的原因在于输入寄生电容。为降低跨阻前置电路的总噪声电流,应尽可能增加
Rs1电阻器、RF电阻器、R2电阻器以及gm1和gm4晶体管的尺寸;为降低寄生
电容,应减小M1晶体管、M2晶体管、M3晶体管的尺寸。然而,从式(16)可知,RF
的增加会导致带宽降级,并且gm1和gm4的增加会导致M1和M4晶体管的偏置
电流。因此,在本文提出的跨阻前置电路设计中,通过增加Rs1值以及M1值进行了
优化,电阻值减少偏置电流,并获取补偿后的等效输入噪声。仔细选取RF、M1以及
M4的数值,以提升跨阻前置电路的运行频率,同时将噪声电流保持在最小值。图3
是跨阻前置电路的模拟等效输入噪声。在-3 dB带宽条件下,跨阻前置电路的模拟
等效输入噪声为18 pA/(0.1～10)Hz。
3 测试结果
本文提出的跨阻前置放大电路是采用0.13 μm CMOS工艺设计而成。制作出的跨
阻前置电路芯片面积为0.072 mm2。图4是提出的跨阻前置电路PCB版图设计,
图5是跨阻前置电路芯片。
图4 提出的跨阻前置电路PCB版图
图5 提出的跨阻前置电路芯片照片
图6 提出的跨阻前置电路的跨阻抗增益
3.1 性能参数
利用安捷伦8703B光波元件分析仪对频率响应进行测量。跨阻前置电路芯片的实
测-3 dB带宽为6.9 GHz,跨阻抗增益为60 dBΩ,如图6所示。利用1 kΩ的并联无
源反馈RF以及0.24 pF的光电二极管电容Cpd获取以上数值,图7是等效输入噪
声。在-3 dB带宽条件下,等效输入噪声为20 pA/(0.1 Hz～10 Hz)。从图6和图7
可以看出,实测结果与模拟结果一致。但是,实测结果与模拟结果之间略有出入的原
因在于制作过程中的工艺变异。
图7 本文提出的跨阻前置电路芯片的等效输入噪声
表1是跨阻前置电路与其他类似电路的性能比较。从表1可看出,相较于其他跨阻
放大器电路,本文提出的跨阻前置电路尺寸较小且功耗较低。文献[5]的功耗虽然最
低,但是其芯片面积较大。文献[7]的芯片面积最小,但是功耗太大。因此,本文提出的
跨阻前置电路性能最佳,兼顾了功耗和芯片面积。在本文提出的跨阻前置电路中,通
过利用反馈系统实现了较高的带宽增益积/直流电源(GBP/PDC)品质因数为408
GHzΩ/mW,芯片面积变小。
表1 跨阻前置电路芯片与其他芯片的性能比较文献[5]文献[6]文献[7]文献[8]本文
工艺0．130．130．130．130．13电感器有有有有无数据速率
/(Gbyte/s)1010101010-3dB带宽/GHz7．57．968．56．9增益
/dBΩ50926251．760PD电容/pF0．30．250．250．250．24灵敏度
/μA202322．4—120BER10-1210-1210-1210-1210-12功耗
/mW4．12898149．1面积/mm27．140．1360．06590．072增益带宽积/直
流电源/(GBP/PDC)578—78233．9408
3.2 实测眼图分析
为了评估跨阻前置电路光学动态响应,使用了由Anritsu MP1736脉冲模式发生器
生成的231-1伪随机二进制序列(PRBS)输入信号,并且利用安捷伦8610A示波器
测量输出信号。图8是跨阻前置电路的眼图。使用的输入电流Iin分别为20 μA、
120 μA、850 μA,跨阻前置电路输出电压Vout,pp对应为20 mV、120 mV、
750 mV。跨阻前置电路的眼图显示了上升/下降时间:数据速率为10 Gbyte/s时,
均方根(RMS)跳动为86.7/90 ps、Iin=20 μA;均方根(RMS)跳动为75.1/129 ps、
Iin=120 μA;均方根(RMS)跳动为71.4/118.2 ps、Iin=750 μA。图9是根据输入
电流测量出的比特误码率(BER)。当数据速率为10 Gbyte/s时,利用231-1 PRBS
输入信号测量BER;如果输入电流约为120 μA,BER则小于10-12。当电源电压为
1.3 V时,跨阻前置电路的功率损耗为9.1 mW。
图9 当数据速率为10 Gbyte/s时,利用231-1 PRBS输入信号根据输入电流的实
测BER
图8 当数据速率为10 Gbyte/s时,PRBS为10-31-1时,跨阻前置电路芯片的实测
眼图
除了降低跨阻前置电路的输入电阻抗,带有局部(电阻式)反馈的RGC功能模块同样
也会增加等效输入噪声。后置放大跨导级的增加会增添额外的噪声。等效输入噪声
增加,输入灵敏度会下降。所以,相较于输入电流较低的跨阻前置电路,跨阻前置电路
芯片的动态特性(眼图)表明其性能更好,且输入电流略高。从图8(眼图)以及图
9(BER测量结果)可看出,跨阻前置电路的输出电压会随着输入电流的增加而增加。
所以,本文提出的跨阻前置电路设计需要较高的输入电流,约为120 μA及以上,以便
向下级提供足够的输出信号,如:串并转换器、PLL、时钟数据恢复电路。因此,本文
提出的跨阻前置电路可用作光接收机前端,将输入光电流转换成输出电压信号。
4 结论
本文采用0.13 μm CMOS工艺设计并实现了用于光接收机的跨阻前置放大电路,其
运行时数据速率高达10 Gbyte/s。跨阻前置电路的性能较好,BER小于10-12。跨
阻前置电路的实测等效输入噪声为20 pA/(0.1～10)Hz,-3 dB BW为6.9 GHz。跨
阻前置电路芯片使用了两个带有RGC输入级的交叉有源反馈系统,芯片面积较小且
仅为0.072 mm2,当电源电压为1.3 V时,功率损耗仅为9.1 mW,因此在功耗和芯
片面积方面均表现出较好的性能。
参考文献:
【相关文献】
[1] Tsai J of 1.2-V Broadband High Data-Rate MMW CMOS I/Q Modulator and
Demodulator Using Modified Gilbert-Cell Mixer[J]. IEEE Transactions on Microwave
Theory and Techniques,2011,59(5):1350-1360.
[2] 唐立田,张海英,黄清华,等. 一种高增益低噪声低功耗跨阻放大器设计与实现[J]. 电子器
件,2009,32(3):566-569.
[3] Hussein A T,Elmirghani J M H. 10 Gbps Mobile Visible Light Communication System
Employing Angle Diversity,Imaging Receivers,and Relay Nodes[J]. Journal of Optical
Communications and Networking,2015,7(8):718-735.
[4] 王巍,武逶,冯其,等. 基于电感并联峰化的宽带CMOS跨阻前置放大器[J]. 半导体光
电,2013,34(6):920-923.
[5] Ngo T H,Lee T W,Park H H. 4.1 mW 50 dBΩ 10 Gbps Transimpedance Amplifier for
Optical Receivers in 0.13 μm CMOS[J]. Opt Technol Lett,2011,53(2):448-451.
[6] 王巍,武逶,冯其,等. 应用于10 Gb/s光接收机的全差分CMOS跨阻前置电路设计[J]. 红外与激光
工程,2015,(5):1587-1592.
[7] Momeni O,Hashemi H,Afshari E. A 10-Gb/s Inductorless Transimpedance Amplifier[J].
IEEE Transactions on Circuits and Systems Ⅱ Express Briefs,2011,57(12):926-930.
[8] Lu Zhenghao,Chen Dandan,Yeo Kiat Seng. An Inductor-Less Broadband Design
Technique for Transimpedance Amplifiers[C]//Proceedings of the 2009 12th International
Symposium on Integrated Circuits,Singapore,Dec,2009(1):232-235.
[9] 张萌. 10 Gb/s CMOS工艺光接收机前端放大器的设计[J]. 科技信息,2013(15):116-116.
[10] 于水,洪小斌,伍剑,等. 喇曼光纤传感系统中接收机的设计与实现[J]. 光通信技术,2013(2):28-31.
2024年5月13日发(作者：忻宛畅)
一种低功耗的高速光接收器跨阻前置电路设计
商红桃
【摘 要】In order to reduce the chip area and power consumption,a 10
Gbyte/s optical receiver transimpedance preamplifier is proposed. The
circuit is composed of two cross active feedback systems with regulated-
cascode (RGC)input structure,which is composed of a cross resistance
amplifier without inductor,a limiting amplifier and an output buffer. The
transimpedance circuit is designed with 0.13 μm CMOS process,data rates
up to 10 Gbyte/s. Test results show that,compared with other similar
circuits,the proposed circuit chip area and power consumption are
smaller,the chip area only 0.072 mm2. When the power supply voltage is
1.3 V,the power loss is 9.1 mW,the measured average equivalent input
noise current spectral density is 20 pA/(0.1 Hz~10 Hz)and the -3 dB
bandwidth is 6.9 GHz.%为了降低芯片面积和功耗,提出了一种10 Gbyte/s光接
收器跨阻前置放大电路.该电路采用了两个带有可调共源共栅(RGC)输入的交叉有源
反馈结构,其中的跨阻放大器未使用电感,从而减少了芯片的总体尺寸.该跨阻前置电
路采用0.13 μm CMOS工艺设计而成,数据速率高达10 Gbyte/s.测试结果表明,相
比其他类似电路,提出的电路芯片面积和功耗更小,芯片面积仅为0.072 mm2,当电
源电压为1.3 V时,功率损耗为9.1 mW,实测平均等效输入噪声电流谱密度为20
pA/(0.1~10)Hz,且-3 dB带宽为6.9 GHz.
【期刊名称】《电子器件》
【年(卷),期】2018(041)001
【总页数】6页(P50-55)
【关键词】光接收器;CMOS前置电路;跨阻放大器;可调共源共栅(RGC)
【作 者】商红桃
【作者单位】江苏联合职业技术学院常州刘国钧分院,江苏 常州213025
【正文语种】中 文
【中图分类】TN256
跨阻放大器是光接收电路的重要组成部分[1]。在光接收器系统中,跨阻放大器发挥
着前端放大器的作用,可放大光电二极管(PD)生成的微弱电流信号[2],并将其转换为
电压信号,同时会将电压信号反馈至后面的功能模块(限制放大器或者时钟数据恢复
电路)。
常规光接收器电路由跨阻放大器前置放大器组件、限制放大器以及输出缓冲器组成
[3]。最近在不少文献中提出了10 Gbyte/s前端光学接收器设计[4-6]。并有文献
利用了电感峰值改进带宽的技术,这样设计出的光学光接收器运行时能够获得高数
据速率。然而,由于电感器的尺寸过大,芯片的尺寸也较大,并且价格昂贵。
文献[7]中设计出了未带电感器的跨阻放大器,其中提出了多个并联的反馈跨阻放大
器,可改进带宽,并减少芯片尺寸。但是由于使用了多个跨阻放大器,功率损耗较高。
文献[8]使用单个电容器就可实现电容峰化技术,以增加跨阻抗放大电路的带宽,此项
带宽改进技术是实现小面积跨阻放大电路设计的备选方案。然而,此方法会直接将
负极电容加载至跨阻放大器的输入,所以,跨阻放大器的瞬态响应出现时峰值较高。
因此,本文提出了未带电感器的跨阻放大器,减少了芯片的总体尺寸。在提出的设计
中,将调节型共源共栅(RGC)输入级用于放大有源反馈后置放大器,以降低PD的输
入电容,并增加带宽。通过使用无源(电阻式)以及有源(NMOS晶体管)反馈组件实
现了较高的增益带宽积直流电源品质因数,即408 GHzΩ/mW。因此,本文提出的跨
阻前置放大电路无需使用电感器,芯片的电源效率高,并且面积小。本文采用0.13
μm CMOS工艺设计,运行时数据速率高达10 Gbyte/s。
1 跨阻前置电路设计
图1是提出的跨阻前置放大电路原理图。RGC输入结构会根据自身的电压增益减
少输入阻抗,同时,也会减弱PD的电容效应[9]。因此,RGC电路可以有效地集成
CMOS,发挥前端放大器的作用。
图1 提出的跨阻前置放大电路原理图
RGC级的输入阻抗如文献[4]所示:
RRGC=1/[gm2(1+gm1R1)]
(1)
式中:1+gm1R1表示局部反馈的增益,并且带有共栅极级的乘积,发挥着大型跨导器
的作用Gm=gm2(1+gm1R1),gm表示跨导。因此,局部反馈的大小决定了输入寄
生电容的减幅,可用于确定带宽。频率响应中的RGC峰值频率可表示为:
f峰值=1/[2πR1(Cgs2+Cgd1]
(2)
式中:Cgs表示栅源电容,Cgd表示栅漏电容,Cds表示源漏电容。在低频情况下,跨
阻前置电路的开环跨阻抗增益可表示为:
R4(gm5‖gmf2)R5gm6R6gm7R7gm8R8
(3)
1.1 输入级和级间跨导分析
跨阻前置电路由4个阶段组成,即:输入级(包含RGC)、级间跨导级、带有拦截有源
反馈的增益级、输出级(充当缓冲器)。在跨阻前置电路中,RGC功能模块至关重要,
原因在于此功能模块会对输入噪声以及整个跨阻前置电路的稳定性产生影响。因此,
必须仔细选取设计参数,以免干扰输入阻抗进行高频运行。RGC输入级的传递函数
可表示为:
(4)
M3和M4组成了跨阻前置电路的级间跨导结构。维持高频运行,以便将转换的输
入电流传输至增益级的输出电压。RF并联反馈将M2和M4漏极处的阻抗减少了
1+A,极点的速度也会相应地加快1+A。共漏极(CD)位于M2的漏极处,原因在于电
容对带宽的影响较小[10]。级间跨导使RGC输入级与增益级分离,并且也会调节
RGC级的输入直流电平。级间跨导的传递函数可表示为:
(5)
(6)
式中:可表示为:
(7)
1.2 增益分析
为了增加跨阻前置电路的总跨导,以便实现较高的输出电压等级,使用了多个共源
(CS)放大结构。然而,此CS放大结构会减少带宽。因此,添加有源反馈Af1和Af2
可补偿高频条件下的峰值[9]。用于增益级的有源负反馈不同于常规电阻式反馈,可
避免直接电阻负载进入前面的跨阻抗级。此外,在制造期间,相较于无源器件,有源器
件出现的工艺变异较少。高频峰值出现在Af1和Af2有源反馈中。第1个和第2
个有源反馈的峰值可表示为:
f峰值, f1=1/[2πR4(Cgd6+Cgdf1]
(8)
f峰值, f2=1/[2πR5(Cgd7+Cgdf2]
(9)
有源负反馈会增加-3 dB带宽,所以,增益级的传递函数中包含了Af1和Af2的有源
反馈效应。方程式可表示为:
(10)
式中:
G5(s)=G6(s)=G7(s)=GmR/(1+sRC)
(11)
Gf1(s)=Gf2(s)=Gf(s)=GmfR/(1+sRC)
(12)
合并式(4)～式(7)和式(12)之后,跨阻前置电路的传递函数可表示为:
F=F输入级·F跨导·F增益
(13)
可从方程(13)获得跨阻前置电路的跨阻抗增益,该增益可表示为:
(14)
跨阻前置电路的-3 dB带宽会受到gm3、gm5、gm6放大级上主导极点的影响。
因此,根据主导极点的跨导,通过增益级的频率响应可得出主导极点,如式(13)～式
(17)所示:
(15)
τ1τ2τ3
(16)
式中:
τ1=Cs3+Cgs4+(1+gm4R4)Cgd4τ2=Cs5+Cgs6+(1+gm6R6)Cgd6τ3=Cs6+C
gs7+(1+gm7R7)Cgd7
(17)
可利用λG从f3dB=1/(2πλG)获得跨阻前置电路的-3 dB响应。根据跨阻前置电
路的3个主导极点,3个主要极点可表示为P1=λ1、P2=λ5、P3=λ6。
2 跨阻前置电路模拟分析
图2是跨阻放大器的跨阻抗增益以及有源反馈Af1和Af2的带宽扩展效应。未带
有源反馈跨阻前置电路的模拟结果中,-3 dB带宽为2.71 GHz时,增益为68 dBΩ;
带有有源反馈Af1跨阻前置电路的结果中,-3 dB带宽为5.01 GHz;带有两个反馈
Af1和Af2跨阻前置电路的结果中,-3 dB带宽为7.36 GHz,跨阻抗增益降至60
dBΩ。添加了两个有源反馈之后,-3 dB带宽从2.71 GHz增加至7.36 GHz。
图2 未带有源反馈以及带有有源反馈跨阻前置电路的模拟结果
跨阻前置电路的等效输出噪声可表示为:
IG≅
(18)
图3 跨阻前置电路的模拟等效输入噪声
式中:k表示玻尔兹曼常数;T表示绝对温度;Γ表示MOSFET的通道噪声因数;Cin表
示输入寄生电容,包括光电二极管电容、接合焊盘寄生电容以及静电放电电容
(Cin=Cpd+CESD+Cpad)。从式(18)可知,低频噪声由电阻器热噪声控制,出现高频
噪声的原因在于输入寄生电容。为降低跨阻前置电路的总噪声电流,应尽可能增加
Rs1电阻器、RF电阻器、R2电阻器以及gm1和gm4晶体管的尺寸;为降低寄生
电容,应减小M1晶体管、M2晶体管、M3晶体管的尺寸。然而,从式(16)可知,RF
的增加会导致带宽降级,并且gm1和gm4的增加会导致M1和M4晶体管的偏置
电流。因此,在本文提出的跨阻前置电路设计中,通过增加Rs1值以及M1值进行了
优化,电阻值减少偏置电流,并获取补偿后的等效输入噪声。仔细选取RF、M1以及
M4的数值,以提升跨阻前置电路的运行频率,同时将噪声电流保持在最小值。图3
是跨阻前置电路的模拟等效输入噪声。在-3 dB带宽条件下,跨阻前置电路的模拟
等效输入噪声为18 pA/(0.1～10)Hz。
3 测试结果
本文提出的跨阻前置放大电路是采用0.13 μm CMOS工艺设计而成。制作出的跨
阻前置电路芯片面积为0.072 mm2。图4是提出的跨阻前置电路PCB版图设计,
图5是跨阻前置电路芯片。
图4 提出的跨阻前置电路PCB版图
图5 提出的跨阻前置电路芯片照片
图6 提出的跨阻前置电路的跨阻抗增益
3.1 性能参数
利用安捷伦8703B光波元件分析仪对频率响应进行测量。跨阻前置电路芯片的实
测-3 dB带宽为6.9 GHz,跨阻抗增益为60 dBΩ,如图6所示。利用1 kΩ的并联无
源反馈RF以及0.24 pF的光电二极管电容Cpd获取以上数值,图7是等效输入噪
声。在-3 dB带宽条件下,等效输入噪声为20 pA/(0.1 Hz～10 Hz)。从图6和图7
可以看出,实测结果与模拟结果一致。但是,实测结果与模拟结果之间略有出入的原
因在于制作过程中的工艺变异。
图7 本文提出的跨阻前置电路芯片的等效输入噪声
表1是跨阻前置电路与其他类似电路的性能比较。从表1可看出,相较于其他跨阻
放大器电路,本文提出的跨阻前置电路尺寸较小且功耗较低。文献[5]的功耗虽然最
低,但是其芯片面积较大。文献[7]的芯片面积最小,但是功耗太大。因此,本文提出的
跨阻前置电路性能最佳,兼顾了功耗和芯片面积。在本文提出的跨阻前置电路中,通
过利用反馈系统实现了较高的带宽增益积/直流电源(GBP/PDC)品质因数为408
GHzΩ/mW,芯片面积变小。
表1 跨阻前置电路芯片与其他芯片的性能比较文献[5]文献[6]文献[7]文献[8]本文
工艺0．130．130．130．130．13电感器有有有有无数据速率
/(Gbyte/s)1010101010-3dB带宽/GHz7．57．968．56．9增益
/dBΩ50926251．760PD电容/pF0．30．250．250．250．24灵敏度
/μA202322．4—120BER10-1210-1210-1210-1210-12功耗
/mW4．12898149．1面积/mm27．140．1360．06590．072增益带宽积/直
流电源/(GBP/PDC)578—78233．9408
3.2 实测眼图分析
为了评估跨阻前置电路光学动态响应,使用了由Anritsu MP1736脉冲模式发生器
生成的231-1伪随机二进制序列(PRBS)输入信号,并且利用安捷伦8610A示波器
测量输出信号。图8是跨阻前置电路的眼图。使用的输入电流Iin分别为20 μA、
120 μA、850 μA,跨阻前置电路输出电压Vout,pp对应为20 mV、120 mV、
750 mV。跨阻前置电路的眼图显示了上升/下降时间:数据速率为10 Gbyte/s时,
均方根(RMS)跳动为86.7/90 ps、Iin=20 μA;均方根(RMS)跳动为75.1/129 ps、
Iin=120 μA;均方根(RMS)跳动为71.4/118.2 ps、Iin=750 μA。图9是根据输入
电流测量出的比特误码率(BER)。当数据速率为10 Gbyte/s时,利用231-1 PRBS
输入信号测量BER;如果输入电流约为120 μA,BER则小于10-12。当电源电压为
1.3 V时,跨阻前置电路的功率损耗为9.1 mW。
图9 当数据速率为10 Gbyte/s时,利用231-1 PRBS输入信号根据输入电流的实
测BER
图8 当数据速率为10 Gbyte/s时,PRBS为10-31-1时,跨阻前置电路芯片的实测
眼图
除了降低跨阻前置电路的输入电阻抗,带有局部(电阻式)反馈的RGC功能模块同样
也会增加等效输入噪声。后置放大跨导级的增加会增添额外的噪声。等效输入噪声
增加,输入灵敏度会下降。所以,相较于输入电流较低的跨阻前置电路,跨阻前置电路
芯片的动态特性(眼图)表明其性能更好,且输入电流略高。从图8(眼图)以及图
9(BER测量结果)可看出,跨阻前置电路的输出电压会随着输入电流的增加而增加。
所以,本文提出的跨阻前置电路设计需要较高的输入电流,约为120 μA及以上,以便
向下级提供足够的输出信号,如:串并转换器、PLL、时钟数据恢复电路。因此,本文
提出的跨阻前置电路可用作光接收机前端,将输入光电流转换成输出电压信号。
4 结论
本文采用0.13 μm CMOS工艺设计并实现了用于光接收机的跨阻前置放大电路,其
运行时数据速率高达10 Gbyte/s。跨阻前置电路的性能较好,BER小于10-12。跨
阻前置电路的实测等效输入噪声为20 pA/(0.1～10)Hz,-3 dB BW为6.9 GHz。跨
阻前置电路芯片使用了两个带有RGC输入级的交叉有源反馈系统,芯片面积较小且
仅为0.072 mm2,当电源电压为1.3 V时,功率损耗仅为9.1 mW,因此在功耗和芯
片面积方面均表现出较好的性能。
参考文献:
【相关文献】
[1] Tsai J of 1.2-V Broadband High Data-Rate MMW CMOS I/Q Modulator and
Demodulator Using Modified Gilbert-Cell Mixer[J]. IEEE Transactions on Microwave
Theory and Techniques,2011,59(5):1350-1360.
[2] 唐立田,张海英,黄清华,等. 一种高增益低噪声低功耗跨阻放大器设计与实现[J]. 电子器
件,2009,32(3):566-569.
[3] Hussein A T,Elmirghani J M H. 10 Gbps Mobile Visible Light Communication System
Employing Angle Diversity,Imaging Receivers,and Relay Nodes[J]. Journal of Optical
Communications and Networking,2015,7(8):718-735.
[4] 王巍,武逶,冯其,等. 基于电感并联峰化的宽带CMOS跨阻前置放大器[J]. 半导体光
电,2013,34(6):920-923.
[5] Ngo T H,Lee T W,Park H H. 4.1 mW 50 dBΩ 10 Gbps Transimpedance Amplifier for
Optical Receivers in 0.13 μm CMOS[J]. Opt Technol Lett,2011,53(2):448-451.
[6] 王巍,武逶,冯其,等. 应用于10 Gb/s光接收机的全差分CMOS跨阻前置电路设计[J]. 红外与激光
工程,2015,(5):1587-1592.
[7] Momeni O,Hashemi H,Afshari E. A 10-Gb/s Inductorless Transimpedance Amplifier[J].
IEEE Transactions on Circuits and Systems Ⅱ Express Briefs,2011,57(12):926-930.
[8] Lu Zhenghao,Chen Dandan,Yeo Kiat Seng. An Inductor-Less Broadband Design
Technique for Transimpedance Amplifiers[C]//Proceedings of the 2009 12th International
Symposium on Integrated Circuits,Singapore,Dec,2009(1):232-235.
[9] 张萌. 10 Gb/s CMOS工艺光接收机前端放大器的设计[J]. 科技信息,2013(15):116-116.
[10] 于水,洪小斌,伍剑,等. 喇曼光纤传感系统中接收机的设计与实现[J]. 光通信技术,2013(2):28-31.