2024年5月16日发(作者：缪衍)
２０１４年第１２期
文章编号：１００９—２５５２（２０１４）１２—００８１—０４ 中图分类号：ＴＮ９７ ．１ 文献标识码：Ａ
ＦＰＧＡ的ＵＳＢ２．０通信接口的开发
骆晓祥，郭建强，高晓蓉，王泽勇，赵全轲，郑 彪
（西南交通大学物理科学与技术学院光电工程研究所，成都６１００３１）
摘要：为了实现ＦＰＧＡ与ＵＳＢ之间的数据传输，介绍了ＵＳＢ２．０通信接１：２的硬件设计，ＵＳＢ固
件程序的编写以及利用ＭＦＣ编写上位机程序。通过把ＦＰＧＡ存储的数据用ＵＳＢ接口传输给上位
机并保存，采用了ＵＳＢ的同步Ｓｌａｖｅ ＦＩＦＯ的接口模式和Ｂｕｌｋ的传输模式来传输数据。实验结果
表明基于ＦＰＧＡ开发的ＵＳＢ２．０接口工作正常，满足ＵＳＢ２．０接口规范和设计要求。
关键词：计算机接口；固件程序；ＵＳＢ２．０；ＦＰＧＡ；ＣＹ７Ｃ６８０１３
Ｄｅｓｉｇｎ ０ｆ ＦＰＧＡ．ｂａｓｅｄ ＵＳＢ２．０ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｉｎｔｅｒｆａｃｅ ｈａｒｄｗａｒｅ
ＬＵＯ Ｘｉａｏ—ｘｉａｎｇ，ＧＵＯ Ｊｉａｎ—ｑｉａｎｇ，ＧＡＯ Ｘｉａｏ－ｒｏｎｇ，
ＷＡＮＣ Ｚｅ．ｙｏｎｇ．ＺＨＡ０ Ｑｕａｎ．ｋｅ。ＺＨＥＮＧ Ｂｉａｏ
（Ｐｈｏｔｏｅｌｅｃｔｒｉｃ Ｅｎｇｉｎｅｅｒｉｎｇ Ｉｎｓｉｔｔｕｔｅ，Ｓｃｈｏｏｌ ｏｆ Ｐｈｙｓｉｃａｌ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ，
Ｓｏｕｔｈｗｅｓｔ Ｊｉａｏｔｏｎｇ ＵＩＩｉｖｅｒｓｉｔｙ，Ｃｈｅｎｇｄｕ ６１￣３１，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｔｏ ａｃｈｉｅｖｅ ｔｈｅ ｄａｔａ ｔｒａｎｓｆｅｒ ｂｅｔｗｅｅｎ ｔｈｅ ＦＰＧＡ ａｎｄ ＵＳＢ，ｔｈｉｓ ｐａｐｅｒ ｉｎｔｒｏｄｕｃｅｓ ａ ＵＳＢ２．０
ｃｏｍｍｕｎｉｃａｔｉｏｎ ｈａｒｄｗａｒｅ ｉｎｔｅｒｆａｃｅ ｄｅｓｉｇｎ，ｐｒｏｇｒａｍｉｎｇ ｏｆ ＵＳＢ ｆｉｒｍｗａｒｅ ａｎｄ ｗｒｉｔｉｎｇ Ｗｉｎｄｏｗｓ ｐｒｏｇｒａｍｓ
ｕｓｉｎｇ ＭＦＣ．Ｄａｔａ ｓｔｏｒｅｄ ｉｎ ｔｈｅ ＦＰＧＡ ｉｓ ｔｒａｎｓｆｅｒｒｅｄ ｗｉｔｈ ＵＳＢ ｉｎｔｅｒｆａｃｅ ｔｏ ｔｈｅ ｈｏｓｔ ｃｏｍｐｕｔｅｒ ａｎｄ ｓａｖｅｄ，
ｕｓｉｎｇ ｔｈｅ ｓｙｎｃｈｒｏｎｏｕｓ Ｓｌａｖｅ ＦＩＦＯ ｉｎｔｅｒｆａｃｅ ｍｏｄｅ ａｎｄ Ｂｕｌｋ ｔｒａｎｓｆｅｒ ｍｏｄｅ．Ｔｈｅ ｅｘｐｅｒｉｍｅｎｔａｌ ｒｅｓｕｌｔｓ ｓｈｏｗ
ｈｔａｔ ｉｔ ｃａｎ ｗｏｒｋ ｐｒｏｐｅｒｌｙ ａｎｄ ｉｔ ｃａｎ ｍｅｅｔ ｔｈｅ ＵＳＢ ｓｐｅｃｉｆｉｃａｔｉｏｎ ａｎｄ ｄｅｓｉｇｎ ｒｅｑｕｉｒｅｍｅｎｔｓ．
Ｋｅｙ ｗｏｒｄｓ：ｃｏｍｐｕｔｅｒ ｉｎｔｅｒｆａｃｅ；ｆｉｒｍｗａｒｅ ｐｒｏｇｒａｍ；ＵＳＢ２．０；ＦＰＧＡ；ＣＹ７Ｃ６８０１３
０ 引言
１ 总体设计方案
数据采集主要发展的两个方向是高速大数据量和
ＵＳＢ２．０接口设计的总体方案是将存储在ＦＰ．
高采样精度。而在这个过程中对传输的接口提出了更
ＧＡ的ＲＡＭ中的数据通过ＵＳＢ２．０芯片
高的要求，除了要有较高的传输速度之外还提出实时 （ＣＹ７Ｃ６８０１３）传给电脑，电脑再通过上位机把数据
处理的能力，同时接口要简单易用。ＵＳＢ具有较高的
接收后保存。硬件系统的示意图如图１所示，其中
速度，支持热拔插，扩展容易，而ＵＳＢ２．０最高传输速度
包括ＵＳＢ２．０芯片ＣＹ７Ｃ６８０１３的硬件设计、ＦＰＧＡ
达３８０Ｍ／ｓ。此外，为了方便设备之间的通信，ＵＳＢ ＯＴＧ
的接口编程和ＰＣ机的内核编程三大部分。
能够支持端对端传输模式，无需主机参与 １ Ｊ。由于这
些特点，ＵＳＢ广泛应用于高速数据采集中的接口。
ＦＰＧＡ
ｌ瞎 § ＣＹ７Ｃ６８０１３ ＝：＞
Ｐｃ
ＦＰＧＡ在通信工程、图像及数字信号处理等领域
得到了长足的发展，它不仅具备了通用性强和高集成
网
度的特点，而且还能够进行可编程。另外，ＦＰＧＡ的特
图Ｉ ＵＳＢ硬件系统示意图
点是结构非常灵活，很多设计中能够通用，利用模块
化设计易于移植，算法的效率高，这样就能够缩短开
收稿日期：２０１４一Ｏｌ一２０
基金项目：科技部重大项目（２０１３ＹＱ２３０５７５０４）
发周期，使得产品占据优势 。本文探索ＦＰＧＡ的
作者简介：骆晓祥（１９９１一），男，在读研究生，研究方向为光电检测。
ｕｓＢ２．０接口的硬件设计和内核编程的方法。
通讯作者：郭建强。
一
８ｌ一
２ ＥＺ—ＵＳＢ ＦＸ２
在ＵＳＢ２．０的ＦＰＧＡ端面，使用为Ａｈｅｒａ公司的
ＣＹ７Ｃ６８０１３是由Ｃｙｐｒｅｓｓ推出的ＦＸ２解决方
案，是世界上最早的完整的ＵＳＢ２．０控制器。在
ＣＹ７Ｃ６８０１３上拥有智能串行接口引擎（ＳＩＥ）、
ＵＳＢ２．０收发器、可编程的外围接口和增强型的
８０５１的ＭＣＵ。这是一个高效低成本的解决方案。
ＦＸ２独特的结构体系使在仅为５６ＳＳＯＰ的空间里，
达到了ＵＳＢ２．０能达到的最大带宽５６Ｍｂｙｔｅ／ｓ。此
外，在ＣＹ７Ｃ６８０１３上还集成了成本低廉的８０５１的
ＭＣＵ。ＣＹ７Ｃ６８０１３利用智能串行接口引擎能够很
Ｃｙｃｌｏｎｅ ＩＩ ＥＰ２Ｃ５Ｑ２０８，并使用Ｖｅｒｉｌｏｇ ＨＤＬ来设计
同步Ｓｌａｖｅ ＦＩＦＯ接口模式下Ｂｕｌｋ传输模式的程序。
３ ＵＳＢ２．０通信接口的硬件设计
图２所示为ＣＹ７Ｃ６８０１３的外围电路和接口 。
图中Ｊｌ为ＵＳＢ接口，把设备连接到主机。ＲＥ—
ＳＥＲＶＥＤ管脚接到地，如果悬空会使芯片进人测试
模式。ＳＣＬ、ＳＤＡ接口需要有上拉电阻，一般使用
２．２ｋｎ。不管ＥＥＰＲＯＭ使用与否都要将连接上拉
电阻，在系统中没有使用外部的ＲＯＭ，因此，把ＥＡ
好地觎决ＵＳＢＩ．１、ＵＳＢ２．０协议，控制器就不需要过
于关心协议部分，进而缩短了开发周期，同时还保证
了ＵＳＢ的兼容性。利用主端点ＦＩＦＯ／从端点ＦＩＦＯ
和可编程接口（ＧＰＩＦ）能够与外部设备进行无缝连
接，因而该解决方案非常有优势 “ 。ＣＹ７Ｃ６８０１３
功能强大，提供三种接口模式，满足了各类需求。下
面对这三种接口模式做简单介绍。
（１）Ｉ／Ｏ模式
ＣＹ７Ｃ６８０１３的ＰＡ至ＰＥ五组端口总计４０个引
脚。所有的管教都可以通过固件程序方便地控制输
入输出。只需要通过特殊功能寄存器ＯＥｘ和ＩＯｘ
来控制管教。这种接口模式要通过ＣＰＵ控制，因而
它的速度不高，适合于低速的传输场合。
（２）Ｓｌａｖｅ ＦＩＦＯ模式
Ｓｌａｖｅ ＦＩＦＯ即从机模式，把ＦＸ２当作从机，
ＤＳＰ／ＦＰＧＡ等能像控制一般的ＦＩＦＯ来对ＦＸ２的
ＦＩＦＯ进行读写操作。具体的工作方式可以为同步，
也可以为异步。这种方式可以不需要ＣＰＵ的参与，
因此他的数据传输率可以很高，适合高速的传输
场合。
（３）ＧＰＩＦ模式
ＧＰＩＦ即可编程接口，为主机模式。可以通过软
件编程来实现读写波形进行控制，对普通的８／１６位
的接口都可以实现控制，而且它的数据传输率也比
较高。ＧＰＩＦ波形可以利用官方提供的ＧＰＩＦ工具来
生成。使用这个工具不需要了解复杂的波形描述
符，就能够很好地使用ＧＰＩＦ端口。可以说这种方
式的灵活性非常高。
ＵＳＢ协议把端点缓冲区定义为一个数据接收区
或者数据来源。端点缓冲区其实就是一个ＦＩＦＯ，传
输数据的时候，主机利用４位地址及方向来选择某
个端点来进行传输数据。其实一个ＵＳＢ设备具有
３２个端点即１６个ＩＮ端点和１６个ＯＵＴ端点。它有
三个６４字节的端点缓冲区，此外还有４ｋ可配置的
缓冲区。
一
８２一
连接到地。芯片的时钟接到２４Ｍ的晶振；ＲＥＳＥＴ为
复位引脚，使用复位芯片或者复位电路来进行复位。
ＷＡＫＥＵＰ管脚不可以悬空，如果不使用挂起模式可
以把管脚接地。
图２ ＣＹ７Ｃ６８０１３的外围电路和接口
４ ＦＰＧＡ硬件设计
ＦＰＧＡ采用了逻辑单元阵列ＬＣＡ（Ｌｏｇｉｃ Ｃｅｌｌ Ａｒ－
ｒａｙ），内部包括可配置模块ＣＬＢ（Ｃｏｎｆｉｇｕｒａｂｌｅ Ｌｏｇｉｃ
Ｂｌｏｃｋ）、输入输出模块（Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｂｌｏｃｋ）和内部
连线（Ｉｎｔｅｒｃｏｎｎｅｃｔ）三部分。ＦＰＧＡ的逻辑是通过内
部静态存储单元加载编程数据实现的，存储在存储
器单元的值决定了逻辑单元的逻辑功能和各个模块
之间或者模块与１１＇Ｏ间的连接方式，并最终决定了
具体功能。
ＦＰＧＡ的硬件框图如图３所示。主要有电源模
块、时钟模块、ＪＴＡＧ、ＵＳＢ接口模块等。ＦＰＧＡ通过
配置电路完成配置数据的加载，就能够运行相应的
程序。典型ＦＰＧＡ开发流程如图４所示。遵循规范
的开发流程能够有效地缩短开发周期。
５ 固件程序及上位机设计
固件程序主要是用来处理ＰＣ申请的各类ＵＳＢ
设备请求，并与外设进行数据传输。由于ＦＸ２有多
种工作模式，在进行固件的设计之前要选择合适的
工作模式，这样可以减小设计的难度并提高效率。
本论文开发环境为ｕＶｉｓｉｏｎ２，使用的是ＫＥＩＬ的Ｃ５１
编译器，并基于Ｖｉｓｕａｌ Ｃ＋＋６．０进行上位机的编
写 一 。
图３ ＦＰＧＡ硬件框图
图４典型ＦＰＧＡ开发流程
本文使用Ｃｙｐｒｅｓｓ提供的固件库来编写固件程
序 Ｊ。固件框架的流程图如图５所示。
利用Ｃｙｐｒｅｓｓ官方提供的ＣＹＳｔｒｅａｍ固件程序来
测试本次设计的ＵＳＢ２．０实验板的实际接口速度。
该例程主要使用同步传输和块传输来测试数据的吞
吐率。而且由于Ｃｙｐｒｅｓｓ公司还提供了相应的上位
机，使得用户无需再自己编写相应的上位机程序，简
化了用户的工作量。将固件程序下载到实验板后会
提示安装驱动，用户需手动安装对应的驱动程序。
此外，特别要注意的是由于官方使用了其开发板上
的数码管，并利用Ｉ Ｃ对其写数据。如果实验板上
没有数码管显示或者数码管的驱动芯片不同则需要
将固件程序中关于数码管显示部分的程序注释或者
根据芯片更改１２Ｃ从机的地址。
固件程序关键代码如下所示。
ｖｏｉｄ ＴＤ
—
Ｉｎｉｔ（ｖｏｉｄ）／／Ｃａｌｌｅｄ ｏｎｃｅ ａｔ ｓｔａｒｔｕｐ
｛
ＣＰＵＣＳ＝０ｘ１２；
／／４８ ＭＨｚ ＣＬＫＯＵＴ ＥＮＡＬＢＥ
ＩＦＣＯＮＦＩＧ＝０ｘ４３：
图５固件框架流程
／／外部时钟，ＩＦＣＬＫ输入不反向，同步模式，／／
选择ｓｌａｖｅ ＦＩＦＯ接口
ＳＹＮＣＤＥＩＡＹ：
ＥＰ２ＣＦＧ＝０ｘ２０；／／四缓冲，每个缓冲区大／／小
为５１２字节，端口方向ＯＵＴ，Ｂｕｌｋ模式
ＳＹＮＣＤＥＬＡＹ：
ＥＰ４ＣＦＧ＝０ｘ２０；／／端口４不使用
ＳＹＮＣＤＥＬＡＹ：
ＥＰ６ＣＦＧ＝ＯｘＥ２；／／使用，ＩＮ，Ｂｕｌｋ模
／／式，５１２字节，四缓冲。
ＳＹＮＣＤＥＬＡＹ：
ＥＰ８ＣＦＧ＝Ｏｘ２０；／／端口８不使用。
ＳＹＮＣＤＥＬＡＹ：
ＦＩＦＯＲＥＳＥＴ＝０ｘ８０；／／ａｃｔｉｖａｔｅ
／／ＮＡＫ—ＡＬＬ ｔｏ ａｖｏｉｄ ｒａｃｅ ｃｏｎｄｉｔｉｏｎｓ
ＳＹＮＣＤＥＬＡＹ；／／ｓｅｅ ＴＲＭ ｓｅｃｔｉｏｎ １５．１４
ＦＩＦＯＲＥＳＥＴ＝Ｏｘ０２；／／ｒｅｓｅｔ．ＦＩＦＯ ２
ＳＹＮＣＤＥＬＡＹ：
一
８３—
2024年5月16日发(作者：缪衍)
２０１４年第１２期
文章编号：１００９—２５５２（２０１４）１２—００８１—０４ 中图分类号：ＴＮ９７ ．１ 文献标识码：Ａ
ＦＰＧＡ的ＵＳＢ２．０通信接口的开发
骆晓祥，郭建强，高晓蓉，王泽勇，赵全轲，郑 彪
（西南交通大学物理科学与技术学院光电工程研究所，成都６１００３１）
摘要：为了实现ＦＰＧＡ与ＵＳＢ之间的数据传输，介绍了ＵＳＢ２．０通信接１：２的硬件设计，ＵＳＢ固
件程序的编写以及利用ＭＦＣ编写上位机程序。通过把ＦＰＧＡ存储的数据用ＵＳＢ接口传输给上位
机并保存，采用了ＵＳＢ的同步Ｓｌａｖｅ ＦＩＦＯ的接口模式和Ｂｕｌｋ的传输模式来传输数据。实验结果
表明基于ＦＰＧＡ开发的ＵＳＢ２．０接口工作正常，满足ＵＳＢ２．０接口规范和设计要求。
关键词：计算机接口；固件程序；ＵＳＢ２．０；ＦＰＧＡ；ＣＹ７Ｃ６８０１３
Ｄｅｓｉｇｎ ０ｆ ＦＰＧＡ．ｂａｓｅｄ ＵＳＢ２．０ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｉｎｔｅｒｆａｃｅ ｈａｒｄｗａｒｅ
ＬＵＯ Ｘｉａｏ—ｘｉａｎｇ，ＧＵＯ Ｊｉａｎ—ｑｉａｎｇ，ＧＡＯ Ｘｉａｏ－ｒｏｎｇ，
ＷＡＮＣ Ｚｅ．ｙｏｎｇ．ＺＨＡ０ Ｑｕａｎ．ｋｅ。ＺＨＥＮＧ Ｂｉａｏ
（Ｐｈｏｔｏｅｌｅｃｔｒｉｃ Ｅｎｇｉｎｅｅｒｉｎｇ Ｉｎｓｉｔｔｕｔｅ，Ｓｃｈｏｏｌ ｏｆ Ｐｈｙｓｉｃａｌ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ，
Ｓｏｕｔｈｗｅｓｔ Ｊｉａｏｔｏｎｇ ＵＩＩｉｖｅｒｓｉｔｙ，Ｃｈｅｎｇｄｕ ６１￣３１，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｔｏ ａｃｈｉｅｖｅ ｔｈｅ ｄａｔａ ｔｒａｎｓｆｅｒ ｂｅｔｗｅｅｎ ｔｈｅ ＦＰＧＡ ａｎｄ ＵＳＢ，ｔｈｉｓ ｐａｐｅｒ ｉｎｔｒｏｄｕｃｅｓ ａ ＵＳＢ２．０
ｃｏｍｍｕｎｉｃａｔｉｏｎ ｈａｒｄｗａｒｅ ｉｎｔｅｒｆａｃｅ ｄｅｓｉｇｎ，ｐｒｏｇｒａｍｉｎｇ ｏｆ ＵＳＢ ｆｉｒｍｗａｒｅ ａｎｄ ｗｒｉｔｉｎｇ Ｗｉｎｄｏｗｓ ｐｒｏｇｒａｍｓ
ｕｓｉｎｇ ＭＦＣ．Ｄａｔａ ｓｔｏｒｅｄ ｉｎ ｔｈｅ ＦＰＧＡ ｉｓ ｔｒａｎｓｆｅｒｒｅｄ ｗｉｔｈ ＵＳＢ ｉｎｔｅｒｆａｃｅ ｔｏ ｔｈｅ ｈｏｓｔ ｃｏｍｐｕｔｅｒ ａｎｄ ｓａｖｅｄ，
ｕｓｉｎｇ ｔｈｅ ｓｙｎｃｈｒｏｎｏｕｓ Ｓｌａｖｅ ＦＩＦＯ ｉｎｔｅｒｆａｃｅ ｍｏｄｅ ａｎｄ Ｂｕｌｋ ｔｒａｎｓｆｅｒ ｍｏｄｅ．Ｔｈｅ ｅｘｐｅｒｉｍｅｎｔａｌ ｒｅｓｕｌｔｓ ｓｈｏｗ
ｈｔａｔ ｉｔ ｃａｎ ｗｏｒｋ ｐｒｏｐｅｒｌｙ ａｎｄ ｉｔ ｃａｎ ｍｅｅｔ ｔｈｅ ＵＳＢ ｓｐｅｃｉｆｉｃａｔｉｏｎ ａｎｄ ｄｅｓｉｇｎ ｒｅｑｕｉｒｅｍｅｎｔｓ．
Ｋｅｙ ｗｏｒｄｓ：ｃｏｍｐｕｔｅｒ ｉｎｔｅｒｆａｃｅ；ｆｉｒｍｗａｒｅ ｐｒｏｇｒａｍ；ＵＳＢ２．０；ＦＰＧＡ；ＣＹ７Ｃ６８０１３
０ 引言
１ 总体设计方案
数据采集主要发展的两个方向是高速大数据量和
ＵＳＢ２．０接口设计的总体方案是将存储在ＦＰ．
高采样精度。而在这个过程中对传输的接口提出了更
ＧＡ的ＲＡＭ中的数据通过ＵＳＢ２．０芯片
高的要求，除了要有较高的传输速度之外还提出实时 （ＣＹ７Ｃ６８０１３）传给电脑，电脑再通过上位机把数据
处理的能力，同时接口要简单易用。ＵＳＢ具有较高的
接收后保存。硬件系统的示意图如图１所示，其中
速度，支持热拔插，扩展容易，而ＵＳＢ２．０最高传输速度
包括ＵＳＢ２．０芯片ＣＹ７Ｃ６８０１３的硬件设计、ＦＰＧＡ
达３８０Ｍ／ｓ。此外，为了方便设备之间的通信，ＵＳＢ ＯＴＧ
的接口编程和ＰＣ机的内核编程三大部分。
能够支持端对端传输模式，无需主机参与 １ Ｊ。由于这
些特点，ＵＳＢ广泛应用于高速数据采集中的接口。
ＦＰＧＡ
ｌ瞎 § ＣＹ７Ｃ６８０１３ ＝：＞
Ｐｃ
ＦＰＧＡ在通信工程、图像及数字信号处理等领域
得到了长足的发展，它不仅具备了通用性强和高集成
网
度的特点，而且还能够进行可编程。另外，ＦＰＧＡ的特
图Ｉ ＵＳＢ硬件系统示意图
点是结构非常灵活，很多设计中能够通用，利用模块
化设计易于移植，算法的效率高，这样就能够缩短开
收稿日期：２０１４一Ｏｌ一２０
基金项目：科技部重大项目（２０１３ＹＱ２３０５７５０４）
发周期，使得产品占据优势 。本文探索ＦＰＧＡ的
作者简介：骆晓祥（１９９１一），男，在读研究生，研究方向为光电检测。
ｕｓＢ２．０接口的硬件设计和内核编程的方法。
通讯作者：郭建强。
一
８ｌ一
２ ＥＺ—ＵＳＢ ＦＸ２
在ＵＳＢ２．０的ＦＰＧＡ端面，使用为Ａｈｅｒａ公司的
ＣＹ７Ｃ６８０１３是由Ｃｙｐｒｅｓｓ推出的ＦＸ２解决方
案，是世界上最早的完整的ＵＳＢ２．０控制器。在
ＣＹ７Ｃ６８０１３上拥有智能串行接口引擎（ＳＩＥ）、
ＵＳＢ２．０收发器、可编程的外围接口和增强型的
８０５１的ＭＣＵ。这是一个高效低成本的解决方案。
ＦＸ２独特的结构体系使在仅为５６ＳＳＯＰ的空间里，
达到了ＵＳＢ２．０能达到的最大带宽５６Ｍｂｙｔｅ／ｓ。此
外，在ＣＹ７Ｃ６８０１３上还集成了成本低廉的８０５１的
ＭＣＵ。ＣＹ７Ｃ６８０１３利用智能串行接口引擎能够很
Ｃｙｃｌｏｎｅ ＩＩ ＥＰ２Ｃ５Ｑ２０８，并使用Ｖｅｒｉｌｏｇ ＨＤＬ来设计
同步Ｓｌａｖｅ ＦＩＦＯ接口模式下Ｂｕｌｋ传输模式的程序。
３ ＵＳＢ２．０通信接口的硬件设计
图２所示为ＣＹ７Ｃ６８０１３的外围电路和接口 。
图中Ｊｌ为ＵＳＢ接口，把设备连接到主机。ＲＥ—
ＳＥＲＶＥＤ管脚接到地，如果悬空会使芯片进人测试
模式。ＳＣＬ、ＳＤＡ接口需要有上拉电阻，一般使用
２．２ｋｎ。不管ＥＥＰＲＯＭ使用与否都要将连接上拉
电阻，在系统中没有使用外部的ＲＯＭ，因此，把ＥＡ
好地觎决ＵＳＢＩ．１、ＵＳＢ２．０协议，控制器就不需要过
于关心协议部分，进而缩短了开发周期，同时还保证
了ＵＳＢ的兼容性。利用主端点ＦＩＦＯ／从端点ＦＩＦＯ
和可编程接口（ＧＰＩＦ）能够与外部设备进行无缝连
接，因而该解决方案非常有优势 “ 。ＣＹ７Ｃ６８０１３
功能强大，提供三种接口模式，满足了各类需求。下
面对这三种接口模式做简单介绍。
（１）Ｉ／Ｏ模式
ＣＹ７Ｃ６８０１３的ＰＡ至ＰＥ五组端口总计４０个引
脚。所有的管教都可以通过固件程序方便地控制输
入输出。只需要通过特殊功能寄存器ＯＥｘ和ＩＯｘ
来控制管教。这种接口模式要通过ＣＰＵ控制，因而
它的速度不高，适合于低速的传输场合。
（２）Ｓｌａｖｅ ＦＩＦＯ模式
Ｓｌａｖｅ ＦＩＦＯ即从机模式，把ＦＸ２当作从机，
ＤＳＰ／ＦＰＧＡ等能像控制一般的ＦＩＦＯ来对ＦＸ２的
ＦＩＦＯ进行读写操作。具体的工作方式可以为同步，
也可以为异步。这种方式可以不需要ＣＰＵ的参与，
因此他的数据传输率可以很高，适合高速的传输
场合。
（３）ＧＰＩＦ模式
ＧＰＩＦ即可编程接口，为主机模式。可以通过软
件编程来实现读写波形进行控制，对普通的８／１６位
的接口都可以实现控制，而且它的数据传输率也比
较高。ＧＰＩＦ波形可以利用官方提供的ＧＰＩＦ工具来
生成。使用这个工具不需要了解复杂的波形描述
符，就能够很好地使用ＧＰＩＦ端口。可以说这种方
式的灵活性非常高。
ＵＳＢ协议把端点缓冲区定义为一个数据接收区
或者数据来源。端点缓冲区其实就是一个ＦＩＦＯ，传
输数据的时候，主机利用４位地址及方向来选择某
个端点来进行传输数据。其实一个ＵＳＢ设备具有
３２个端点即１６个ＩＮ端点和１６个ＯＵＴ端点。它有
三个６４字节的端点缓冲区，此外还有４ｋ可配置的
缓冲区。
一
８２一
连接到地。芯片的时钟接到２４Ｍ的晶振；ＲＥＳＥＴ为
复位引脚，使用复位芯片或者复位电路来进行复位。
ＷＡＫＥＵＰ管脚不可以悬空，如果不使用挂起模式可
以把管脚接地。
图２ ＣＹ７Ｃ６８０１３的外围电路和接口
４ ＦＰＧＡ硬件设计
ＦＰＧＡ采用了逻辑单元阵列ＬＣＡ（Ｌｏｇｉｃ Ｃｅｌｌ Ａｒ－
ｒａｙ），内部包括可配置模块ＣＬＢ（Ｃｏｎｆｉｇｕｒａｂｌｅ Ｌｏｇｉｃ
Ｂｌｏｃｋ）、输入输出模块（Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｂｌｏｃｋ）和内部
连线（Ｉｎｔｅｒｃｏｎｎｅｃｔ）三部分。ＦＰＧＡ的逻辑是通过内
部静态存储单元加载编程数据实现的，存储在存储
器单元的值决定了逻辑单元的逻辑功能和各个模块
之间或者模块与１１＇Ｏ间的连接方式，并最终决定了
具体功能。
ＦＰＧＡ的硬件框图如图３所示。主要有电源模
块、时钟模块、ＪＴＡＧ、ＵＳＢ接口模块等。ＦＰＧＡ通过
配置电路完成配置数据的加载，就能够运行相应的
程序。典型ＦＰＧＡ开发流程如图４所示。遵循规范
的开发流程能够有效地缩短开发周期。
５ 固件程序及上位机设计
固件程序主要是用来处理ＰＣ申请的各类ＵＳＢ
设备请求，并与外设进行数据传输。由于ＦＸ２有多
种工作模式，在进行固件的设计之前要选择合适的
工作模式，这样可以减小设计的难度并提高效率。
本论文开发环境为ｕＶｉｓｉｏｎ２，使用的是ＫＥＩＬ的Ｃ５１
编译器，并基于Ｖｉｓｕａｌ Ｃ＋＋６．０进行上位机的编
写 一 。
图３ ＦＰＧＡ硬件框图
图４典型ＦＰＧＡ开发流程
本文使用Ｃｙｐｒｅｓｓ提供的固件库来编写固件程
序 Ｊ。固件框架的流程图如图５所示。
利用Ｃｙｐｒｅｓｓ官方提供的ＣＹＳｔｒｅａｍ固件程序来
测试本次设计的ＵＳＢ２．０实验板的实际接口速度。
该例程主要使用同步传输和块传输来测试数据的吞
吐率。而且由于Ｃｙｐｒｅｓｓ公司还提供了相应的上位
机，使得用户无需再自己编写相应的上位机程序，简
化了用户的工作量。将固件程序下载到实验板后会
提示安装驱动，用户需手动安装对应的驱动程序。
此外，特别要注意的是由于官方使用了其开发板上
的数码管，并利用Ｉ Ｃ对其写数据。如果实验板上
没有数码管显示或者数码管的驱动芯片不同则需要
将固件程序中关于数码管显示部分的程序注释或者
根据芯片更改１２Ｃ从机的地址。
固件程序关键代码如下所示。
ｖｏｉｄ ＴＤ
—
Ｉｎｉｔ（ｖｏｉｄ）／／Ｃａｌｌｅｄ ｏｎｃｅ ａｔ ｓｔａｒｔｕｐ
｛
ＣＰＵＣＳ＝０ｘ１２；
／／４８ ＭＨｚ ＣＬＫＯＵＴ ＥＮＡＬＢＥ
ＩＦＣＯＮＦＩＧ＝０ｘ４３：
图５固件框架流程
／／外部时钟，ＩＦＣＬＫ输入不反向，同步模式，／／
选择ｓｌａｖｅ ＦＩＦＯ接口
ＳＹＮＣＤＥＩＡＹ：
ＥＰ２ＣＦＧ＝０ｘ２０；／／四缓冲，每个缓冲区大／／小
为５１２字节，端口方向ＯＵＴ，Ｂｕｌｋ模式
ＳＹＮＣＤＥＬＡＹ：
ＥＰ４ＣＦＧ＝０ｘ２０；／／端口４不使用
ＳＹＮＣＤＥＬＡＹ：
ＥＰ６ＣＦＧ＝ＯｘＥ２；／／使用，ＩＮ，Ｂｕｌｋ模
／／式，５１２字节，四缓冲。
ＳＹＮＣＤＥＬＡＹ：
ＥＰ８ＣＦＧ＝Ｏｘ２０；／／端口８不使用。
ＳＹＮＣＤＥＬＡＹ：
ＦＩＦＯＲＥＳＥＴ＝０ｘ８０；／／ａｃｔｉｖａｔｅ
／／ＮＡＫ—ＡＬＬ ｔｏ ａｖｏｉｄ ｒａｃｅ ｃｏｎｄｉｔｉｏｎｓ
ＳＹＮＣＤＥＬＡＹ；／／ｓｅｅ ＴＲＭ ｓｅｃｔｉｏｎ １５．１４
ＦＩＦＯＲＥＳＥＴ＝Ｏｘ０２；／／ｒｅｓｅｔ．ＦＩＦＯ ２
ＳＹＮＣＤＥＬＡＹ：
一
８３—