2024年5月24日发(作者：高涵桃)
XAUI/XLAUI高速总线简介
在以太网标准中，MAC层与PHY层之间的
10Gbps/40Gbps/100Gbps速率等级所对应的接口分别为
XGMII/XLGMII/CGMII，由于XGMII/XLGMII是并行总线，而且采
用的是单端信号，HSTL电平，最大传输距离只有7cm。所以在实际
应用中，XGMII/XLGMII基本上被XAUI/XLAUI替代。XAUI/XLAUI
是四通道串行总线，采用的差分信号，CML逻辑传输，并且进行了
扰码，大大增强了信号的抗扰性能，使得信号的有效传输距离增加到
50cm。
XAUI/XLAUI总线的的物理结构如下图所示。
XAUI/XLAUI在物理结构上是一样的，收发通道独立，各四对
差分信号线。对于XAUI总线，每对差分线上的数据速率为3.125Gbps，
总数据带宽为12.5Gbps，有效带宽为12.5Gbps*0.8=10Gbps （因为
XAUI总线数据在传输前进行了8B/10B变换，编码效率为80%）。
对于XLAUI总线，每对差分线上的数据速率为10.3125Gbps，总数
据带宽为41.25Gbps，有效带宽为41.25Gbps*(64/66)=40Gbps（因为
XLAUI总线数据在传输前进行了64B/66B变换，编码效率为96.97%）
Interlaken总线原理
随着通信电子技术的高速发展，芯片间的数据交换速度越来越快，
目前已经迈进100Gbps 时代，传统的SPI4.2或XAUI总线由于自身
的局限性，不能扩展到10Gbps以上。SPI4.2采用低速并行总线，如
要向更高速度扩展的话，势必会增加更多的引脚，因而需要大面积的
PCB走线，使硬件设计更加复杂；而XAUI总线无法对数据包流实行
信道化，无法实现QOS特性。
基于以上情况，Cisco和Cortina两家公司共同推出Interlaken总线。
Interlaken总线在使用上非常灵活，总线容量在理论上不存在上限，
可根据用户需求自行调节，数据采用64B/67B编码方式，主要应用于
10Gbps端口的MAC、OC-768 SONET framer、下一代100Gb以太网
集成电路和100Gbps Switch fabric与包处理器。
2024年5月24日发(作者：高涵桃)
XAUI/XLAUI高速总线简介
在以太网标准中，MAC层与PHY层之间的
10Gbps/40Gbps/100Gbps速率等级所对应的接口分别为
XGMII/XLGMII/CGMII，由于XGMII/XLGMII是并行总线，而且采
用的是单端信号，HSTL电平，最大传输距离只有7cm。所以在实际
应用中，XGMII/XLGMII基本上被XAUI/XLAUI替代。XAUI/XLAUI
是四通道串行总线，采用的差分信号，CML逻辑传输，并且进行了
扰码，大大增强了信号的抗扰性能，使得信号的有效传输距离增加到
50cm。
XAUI/XLAUI总线的的物理结构如下图所示。
XAUI/XLAUI在物理结构上是一样的，收发通道独立，各四对
差分信号线。对于XAUI总线，每对差分线上的数据速率为3.125Gbps，
总数据带宽为12.5Gbps，有效带宽为12.5Gbps*0.8=10Gbps （因为
XAUI总线数据在传输前进行了8B/10B变换，编码效率为80%）。
对于XLAUI总线，每对差分线上的数据速率为10.3125Gbps，总数
据带宽为41.25Gbps，有效带宽为41.25Gbps*(64/66)=40Gbps（因为
XLAUI总线数据在传输前进行了64B/66B变换，编码效率为96.97%）
Interlaken总线原理
随着通信电子技术的高速发展，芯片间的数据交换速度越来越快，
目前已经迈进100Gbps 时代，传统的SPI4.2或XAUI总线由于自身
的局限性，不能扩展到10Gbps以上。SPI4.2采用低速并行总线，如
要向更高速度扩展的话，势必会增加更多的引脚，因而需要大面积的
PCB走线，使硬件设计更加复杂；而XAUI总线无法对数据包流实行
信道化，无法实现QOS特性。
基于以上情况，Cisco和Cortina两家公司共同推出Interlaken总线。
Interlaken总线在使用上非常灵活，总线容量在理论上不存在上限，
可根据用户需求自行调节，数据采用64B/67B编码方式，主要应用于
10Gbps端口的MAC、OC-768 SONET framer、下一代100Gb以太网
集成电路和100Gbps Switch fabric与包处理器。