2024年5月24日发(作者：力奇文)
SPI5/SFI5总线简介
SPI5即System Packet Interface Level 5的意思，SFI5即SerDes Framer Interface
Level 5的意思。SPI5/SFI5接口的带宽都是40Gbps，之所以要把他们放在一起介
绍，是因为它们经常在一起配套使用，而且物理结构类似。典型应用方式如下图
所示。
SPI/SFI总线的发展经历了很多阶段，分别如下：
1).SPI2，带宽为622Mbps，主要用于OC-12；
2).SPI3，带宽为2.5Gbps，主要用于OC-48；
3).SPI4.1/4.2和SFI4.1/4.2，带宽为10Gbps，主要用于OC-192；
4).SPI5/SFI5，带宽为40Gbps，主要用于OC-768；
SPI5总线特点：
1).支持点到点连接。
2).最多支持256个端口。
3).在信号接收端进行时钟恢复，源同步时钟只提供频率参考功能。
4).每条通道最小数据速率为2.488Gbps，最大速率速率为3.125Gbps。
3.125Gbps*16=50Gbps，有效带宽为50Gbps*0.8=40Gbps。（数据传输前进行了
8B/10B编码）。
SPI5总线结构如下图所示。
1).TDCLK：数据发送通道随路时钟。TDAT和TCTL信号用此时钟来进行数据
采样。TDCLK时钟频率一般是TDAT和TCTL波特率的四分之一。TDCLK时
钟的最小频率为622MHz，链路层器件必须提供该时钟信号，但是PHY层器件
可以选用此时钟信号。如果PHY器件未使用该时钟，Link层器件必须将该时钟
信号关闭。
2).TDAT[15:0]：数据发送通道。用来传送数据和控制信息。共16个传输通道，
每个通道为1对差分信号线，采用1.2V CML逻辑电平，每个通道的最小数据速
率为2.488Gbps，最大数据速率为3.125Gbps。
3).TCTL：传输控制信号。同TDAT一样，也是CML逻辑，最小数据速率为
2.488Gbps。TCTL=”0”时，TDAT[15:0]上传输的是数据；TCTL=”1”时，TDAT[15:0]
上传输的是控制字节；
4).TSTAT：传送状态反馈通道。用来向Link层设备反馈PHY层设备的数据接收
FIFO状态和相公错误信息。通道最小数据速率2.488Gbps。
5).RDCLK：数据接收通道随路时钟。RDAT和RCTL信号用此时钟来进行数据
采样。RDCLK时钟频率一般是RDAT和RCTL波特率的四分之一。RDCLK时
钟的最小频率为622MHz，PHY层器件必须提供该时钟信号，但是Link层器件
可以选用此时钟信号。如果Link器件未使用该时钟，Phy层器件必须将该时钟
2024年5月24日发(作者：力奇文)
SPI5/SFI5总线简介
SPI5即System Packet Interface Level 5的意思，SFI5即SerDes Framer Interface
Level 5的意思。SPI5/SFI5接口的带宽都是40Gbps，之所以要把他们放在一起介
绍，是因为它们经常在一起配套使用，而且物理结构类似。典型应用方式如下图
所示。
SPI/SFI总线的发展经历了很多阶段，分别如下：
1).SPI2，带宽为622Mbps，主要用于OC-12；
2).SPI3，带宽为2.5Gbps，主要用于OC-48；
3).SPI4.1/4.2和SFI4.1/4.2，带宽为10Gbps，主要用于OC-192；
4).SPI5/SFI5，带宽为40Gbps，主要用于OC-768；
SPI5总线特点：
1).支持点到点连接。
2).最多支持256个端口。
3).在信号接收端进行时钟恢复，源同步时钟只提供频率参考功能。
4).每条通道最小数据速率为2.488Gbps，最大速率速率为3.125Gbps。
3.125Gbps*16=50Gbps，有效带宽为50Gbps*0.8=40Gbps。（数据传输前进行了
8B/10B编码）。
SPI5总线结构如下图所示。
1).TDCLK：数据发送通道随路时钟。TDAT和TCTL信号用此时钟来进行数据
采样。TDCLK时钟频率一般是TDAT和TCTL波特率的四分之一。TDCLK时
钟的最小频率为622MHz，链路层器件必须提供该时钟信号，但是PHY层器件
可以选用此时钟信号。如果PHY器件未使用该时钟，Link层器件必须将该时钟
信号关闭。
2).TDAT[15:0]：数据发送通道。用来传送数据和控制信息。共16个传输通道，
每个通道为1对差分信号线，采用1.2V CML逻辑电平，每个通道的最小数据速
率为2.488Gbps，最大数据速率为3.125Gbps。
3).TCTL：传输控制信号。同TDAT一样，也是CML逻辑，最小数据速率为
2.488Gbps。TCTL=”0”时，TDAT[15:0]上传输的是数据；TCTL=”1”时，TDAT[15:0]
上传输的是控制字节；
4).TSTAT：传送状态反馈通道。用来向Link层设备反馈PHY层设备的数据接收
FIFO状态和相公错误信息。通道最小数据速率2.488Gbps。
5).RDCLK：数据接收通道随路时钟。RDAT和RCTL信号用此时钟来进行数据
采样。RDCLK时钟频率一般是RDAT和RCTL波特率的四分之一。RDCLK时
钟的最小频率为622MHz，PHY层器件必须提供该时钟信号，但是Link层器件
可以选用此时钟信号。如果Link器件未使用该时钟，Phy层器件必须将该时钟