2024年5月28日发(作者：戚映冬)
PC/104总线是嵌入式PC机所用的总线标准.有两个总线插头.其中Ｐ１
有 ６４ 个引脚, Ｐ２ 有 ４０ 个引脚 共有 104个引脚,这也是
PC/104名称的由来.PC104有两个版本，8位和16位，分别与PC和
PC/AT相对应。PC104PLUS 则与PCI总线相对应.
PC/104模块本质上就是尺寸缩小为３．８英寸 ３．９ 英寸的ＩＳ
Ａ 总线板卡。它的总线与ISA在 ＩＥＥＥ-Ｐ９９６ 中定义基本相同。
具有１６位数据宽度，最高工作频率为 ８ＭＨｚ 数据传输速率达到８
ＭＢ／ｓ，地址线 ２４ 条，可寻访16M字节地址单元。
所有PC/104总线信号定义和功能与它们在ISA总线相应部分是完全
相同的。104根线分为5类：地址线、数据线 、控制线、时钟线、电源
线 。简要介绍如下 ：
（１）地址线
ＳＡ０~ＳＡ１９和 ＬＡ１７~ＬＡ２３
ＳＡ０~ＳＡ１９ 是可锁存的地址信号,ＬＡ１７~ＬＡ２３ 是非
锁存信号 由于没有锁存延迟因而给外设插板提供了一条快捷途径。Ｓ
Ａ０~ＳＡ１９加上ＬＡ１７~ＬＡ２３ 可实现16MB空间寻址（其中
ＳＡ１７~ＳＡ１９和 ＬＡ１７~ＬＡ１９ 是重复的）
（２）数据线
数据线 ＳＤ０~ＳＤ７和 ＳＤ８~ＳＤ１５ 其中 ＳＤ０~ＳＤ７
位为低8位数据，ＳＤ８~ＳＤ１５ 为高8位数据
（３）控制线
ＡEN： 地址允许信号，输出线，高电平有效。ＡEN＝１，表明处
于ＤＭＡ控制周期；ＡEN＝０，表示非ＤＭＡ周期。此信号用来在Ｄ
ＭＡ期间禁止Ｉ／Ｏ端口的地址译码。
BALE：允许地址锁存，输出线。这信号由总线控制器 ８２８８提
供，作为 ＣＰＵ 地址的有效标志 。当 ＢＡＬＥ为高电平时 将 ＳＡ
０~ＳＡ１９ 接到系统总线。 其下降沿用来锁存ＳＡ０~ＳＡ１９
IOR：Ｉ／Ｏ读命令，输出线 ，低电平有效。 用来把选中的 Ｉ／
Ｏ 设备的数据读到数据总线上 ，在 ＣＰＵ启动的周期通过地址线选
择Ｉ／Ｏ。在ＤＭＡ 周期，Ｉ／Ｏ 设备由 ＤＡＣＫ选择
IOW：Ｉ／Ｏ写命令，输出线 ，低电平有效 ，用来把数据总线上
的数据写入被选中的 Ｉ／Ｏ 端口
SMEMR和SMEMW：存储器读／写命令 ，低电平有效， 用于对
ＳＡ０~ＳＡ１９ 这 ２０位地址寻址的 １ＭＢ 内存的读／写操作
MEMR和MEMW：低电平有效 ，存储器读／写命令， 用于对 ２
４ 位地址线全部存储空间读／写操作
MEMCS16 和I/OCS16：它们是存储器１６位片选信号和Ｉ／Ｏ１
６位片选信号 ，分别指明当前数据传送是１６ 位存储器周期和１６
位Ｉ／Ｏ周期
SBHE：总线高字节允许信号，该信号有效时表示数据总线上传，送
的是高位字节数据
ＩＲＱ３~ＩＲＱ７ ,ＩＲＱ９ ,ＩＲＱ１０~ＩＲＱ１５用于作为来
自外部设备的中断请求输入线 分别连在主片 ８２５９Ａ 和从片８２
５９Ａ 中断控制器的输入端 。其中ＩＲＱ１３ 留给数据协处理器使
用，不在总线上出现。这些中断请求线都是边沿（上跳边） 触发， 三
态门驱动器驱动。 优先级排队是：ＩＲＱ０ 最高 ，依次为 ＩＲＱ１，
ＩＲＱ８~ＩＲＱ１５，然后是 ＩＲＱ３~ＩＲＱ７
ＤＲＱ０~ＤＲＱ３和 ＤＲＱ５~ＤＲＱ７ 来自外部设备的 ＤＭＡ
请求输入线 高
电平有效，分别连在主片 ８２３７Ａ 和从片 ８２３７Ａ。ＤＭＡ控
制器输入端 ＤＲＱ０优先级最高， ＤＲＱ７ 最低， ＤＲＱ４ 用于
级联， 在总线上不出现
DACK0 ~ DACK3和DACK5 ~ DACK7：ＤＭＡ 回答信号， 低电平
有效。有效时表示 ＤＭＡ 请求，被接受 ＤＭＡ控制器占用总线 ，进
入 ＤＭＡ 周期
Ｔ／Ｃ ：ＤＭＡ 终末／记数结束 输出线 该信号是一个正脉冲表明
ＤＭＡ 传送的数据已达到其程序预置的字节数 ，用来结束一次ＤＭＡ
数据块传送
MASTER：输出信号，低电平有效 ，它由要求占用总线的有主控能
力的外设卡驱动 ，并与 ＤＲＱ 一起使用 ，外设的 ＤＲＱ得到确认
ＤＡＣＫ有效 后 才使 ＭＡＳＴＥＲ 有效 ，从此该设备保持对总线
的控制直到MASTER 无效
RESER DRV: 系统复位信号， 输出线， 高电平有效 ，此信号在
系统电源接通时为高电平，当所有电平都达到规定以后变低，即上电复
位时有效， 用它来复位和初始化接口和 Ｉ／Ｏ 设备
IOCHCHK：Ｉ／Ｏ通道检查 ，输出线 ，低电平有效 ，当它变为
低电平时， 表明接口插件的 Ｉ／Ｏ 通道出现了错误 ，它将产生一次
不可屏蔽中断
Ｉ／Ｏ ＣＨＤＲＹ ：Ｉ／Ｏ 通道就绪 ，输入线 ，高电平表示就
绪。 该信号线可供低速 Ｉ／Ｏ设备或存储器请求延长总线周期之用。
当低速设备在被选中， 且收到读或写命令时将此线电平拉低 ，表示未
就绪 以便在总线周期中加入等待状态。ＴＷ但最多不能超过 １０ 个
时钟周期
REFRESH：刷新信号为了防止在内存刷新周期内产生不必要的中
断。ＩＳＡ 提供该刷新信号 防止中断发生
KEY：钥匙位
ENDXFR：零等待状态信号，输入线， 该信号为高电平时 ，无需
插入等待周期
SYSCLK：系统时钟
OSC： 主振信号输出
除了以上信号外， 还有电源正负 １２Ｖ 正负 ５Ｖ ，地线 ＧＮＤ等。
我们知道IEEE-P996是PC和PC/AT工业总线规范，IEEE协会将
它定义IEEE-P996.1，很明显PC104实质上就是一种紧凑型的
IEEE-P996，其信号定义与PC/AT相同，但电气和机械规范却完全不
同:
a. 自堆栈总线，省掉了昂贵的底板
b.针孔总线连接器，提高了可靠性
c.减小了总线驱动电流，降低了功耗和电路的驱动要求
至于16位的PC/104总线比ISA的信号线多6根(104&98),都是地线.
2024年5月28日发(作者：戚映冬)
PC/104总线是嵌入式PC机所用的总线标准.有两个总线插头.其中Ｐ１
有 ６４ 个引脚, Ｐ２ 有 ４０ 个引脚 共有 104个引脚,这也是
PC/104名称的由来.PC104有两个版本，8位和16位，分别与PC和
PC/AT相对应。PC104PLUS 则与PCI总线相对应.
PC/104模块本质上就是尺寸缩小为３．８英寸 ３．９ 英寸的ＩＳ
Ａ 总线板卡。它的总线与ISA在 ＩＥＥＥ-Ｐ９９６ 中定义基本相同。
具有１６位数据宽度，最高工作频率为 ８ＭＨｚ 数据传输速率达到８
ＭＢ／ｓ，地址线 ２４ 条，可寻访16M字节地址单元。
所有PC/104总线信号定义和功能与它们在ISA总线相应部分是完全
相同的。104根线分为5类：地址线、数据线 、控制线、时钟线、电源
线 。简要介绍如下 ：
（１）地址线
ＳＡ０~ＳＡ１９和 ＬＡ１７~ＬＡ２３
ＳＡ０~ＳＡ１９ 是可锁存的地址信号,ＬＡ１７~ＬＡ２３ 是非
锁存信号 由于没有锁存延迟因而给外设插板提供了一条快捷途径。Ｓ
Ａ０~ＳＡ１９加上ＬＡ１７~ＬＡ２３ 可实现16MB空间寻址（其中
ＳＡ１７~ＳＡ１９和 ＬＡ１７~ＬＡ１９ 是重复的）
（２）数据线
数据线 ＳＤ０~ＳＤ７和 ＳＤ８~ＳＤ１５ 其中 ＳＤ０~ＳＤ７
位为低8位数据，ＳＤ８~ＳＤ１５ 为高8位数据
（３）控制线
ＡEN： 地址允许信号，输出线，高电平有效。ＡEN＝１，表明处
于ＤＭＡ控制周期；ＡEN＝０，表示非ＤＭＡ周期。此信号用来在Ｄ
ＭＡ期间禁止Ｉ／Ｏ端口的地址译码。
BALE：允许地址锁存，输出线。这信号由总线控制器 ８２８８提
供，作为 ＣＰＵ 地址的有效标志 。当 ＢＡＬＥ为高电平时 将 ＳＡ
０~ＳＡ１９ 接到系统总线。 其下降沿用来锁存ＳＡ０~ＳＡ１９
IOR：Ｉ／Ｏ读命令，输出线 ，低电平有效。 用来把选中的 Ｉ／
Ｏ 设备的数据读到数据总线上 ，在 ＣＰＵ启动的周期通过地址线选
择Ｉ／Ｏ。在ＤＭＡ 周期，Ｉ／Ｏ 设备由 ＤＡＣＫ选择
IOW：Ｉ／Ｏ写命令，输出线 ，低电平有效 ，用来把数据总线上
的数据写入被选中的 Ｉ／Ｏ 端口
SMEMR和SMEMW：存储器读／写命令 ，低电平有效， 用于对
ＳＡ０~ＳＡ１９ 这 ２０位地址寻址的 １ＭＢ 内存的读／写操作
MEMR和MEMW：低电平有效 ，存储器读／写命令， 用于对 ２
４ 位地址线全部存储空间读／写操作
MEMCS16 和I/OCS16：它们是存储器１６位片选信号和Ｉ／Ｏ１
６位片选信号 ，分别指明当前数据传送是１６ 位存储器周期和１６
位Ｉ／Ｏ周期
SBHE：总线高字节允许信号，该信号有效时表示数据总线上传，送
的是高位字节数据
ＩＲＱ３~ＩＲＱ７ ,ＩＲＱ９ ,ＩＲＱ１０~ＩＲＱ１５用于作为来
自外部设备的中断请求输入线 分别连在主片 ８２５９Ａ 和从片８２
５９Ａ 中断控制器的输入端 。其中ＩＲＱ１３ 留给数据协处理器使
用，不在总线上出现。这些中断请求线都是边沿（上跳边） 触发， 三
态门驱动器驱动。 优先级排队是：ＩＲＱ０ 最高 ，依次为 ＩＲＱ１，
ＩＲＱ８~ＩＲＱ１５，然后是 ＩＲＱ３~ＩＲＱ７
ＤＲＱ０~ＤＲＱ３和 ＤＲＱ５~ＤＲＱ７ 来自外部设备的 ＤＭＡ
请求输入线 高
电平有效，分别连在主片 ８２３７Ａ 和从片 ８２３７Ａ。ＤＭＡ控
制器输入端 ＤＲＱ０优先级最高， ＤＲＱ７ 最低， ＤＲＱ４ 用于
级联， 在总线上不出现
DACK0 ~ DACK3和DACK5 ~ DACK7：ＤＭＡ 回答信号， 低电平
有效。有效时表示 ＤＭＡ 请求，被接受 ＤＭＡ控制器占用总线 ，进
入 ＤＭＡ 周期
Ｔ／Ｃ ：ＤＭＡ 终末／记数结束 输出线 该信号是一个正脉冲表明
ＤＭＡ 传送的数据已达到其程序预置的字节数 ，用来结束一次ＤＭＡ
数据块传送
MASTER：输出信号，低电平有效 ，它由要求占用总线的有主控能
力的外设卡驱动 ，并与 ＤＲＱ 一起使用 ，外设的 ＤＲＱ得到确认
ＤＡＣＫ有效 后 才使 ＭＡＳＴＥＲ 有效 ，从此该设备保持对总线
的控制直到MASTER 无效
RESER DRV: 系统复位信号， 输出线， 高电平有效 ，此信号在
系统电源接通时为高电平，当所有电平都达到规定以后变低，即上电复
位时有效， 用它来复位和初始化接口和 Ｉ／Ｏ 设备
IOCHCHK：Ｉ／Ｏ通道检查 ，输出线 ，低电平有效 ，当它变为
低电平时， 表明接口插件的 Ｉ／Ｏ 通道出现了错误 ，它将产生一次
不可屏蔽中断
Ｉ／Ｏ ＣＨＤＲＹ ：Ｉ／Ｏ 通道就绪 ，输入线 ，高电平表示就
绪。 该信号线可供低速 Ｉ／Ｏ设备或存储器请求延长总线周期之用。
当低速设备在被选中， 且收到读或写命令时将此线电平拉低 ，表示未
就绪 以便在总线周期中加入等待状态。ＴＷ但最多不能超过 １０ 个
时钟周期
REFRESH：刷新信号为了防止在内存刷新周期内产生不必要的中
断。ＩＳＡ 提供该刷新信号 防止中断发生
KEY：钥匙位
ENDXFR：零等待状态信号，输入线， 该信号为高电平时 ，无需
插入等待周期
SYSCLK：系统时钟
OSC： 主振信号输出
除了以上信号外， 还有电源正负 １２Ｖ 正负 ５Ｖ ，地线 ＧＮＤ等。
我们知道IEEE-P996是PC和PC/AT工业总线规范，IEEE协会将
它定义IEEE-P996.1，很明显PC104实质上就是一种紧凑型的
IEEE-P996，其信号定义与PC/AT相同，但电气和机械规范却完全不
同:
a. 自堆栈总线，省掉了昂贵的底板
b.针孔总线连接器，提高了可靠性
c.减小了总线驱动电流，降低了功耗和电路的驱动要求
至于16位的PC/104总线比ISA的信号线多6根(104&98),都是地线.