2024年6月1日发(作者：尤惜萍)

运用可扩展多核处理器满足嵌入式应用日益增长的性能需求

由于工艺节点从云端拓展到互联网边缘与端点， 高端嵌入式应用也随之发生转变。 性能

需求迅速演进， 并改变了处理器架构及其在设计中的实现方式

。 这是增加多核处理器的

应用以提供更高性能的背后原因。

目前大多数高端处理器都支持双核和四核配置。 有些处理器最多支持8个CPU核心， 但

即便如此无法满足存储

、

汽车

、

网络和SG等新兴应用的性能需求。

下

一

代嵌入式应用需要对大型CPU集群和专用硬件加速器提供可扩展的支持，以实现所

需的性能。大型多核处理器需要新的架构方法来提供更高的性能，并且不会给嵌入式设

计者带来其他实现和时序收敛问题。

嵌入式性能面临的挑战

毋庸讳言，先进工艺节点已无法像从前那样提供更高时钟频率和更低功耗。各代工艺节

点的逻辑速度在持续增长，但内存访问时间却没有变化（图1)。

处理器中的限速路径几乎总是经过内存。由千半导体物理学的真正局限性，这类清况在

未来工艺节点上也不太可能发生转变。

100,000

10,000

1,000

100

之

I

Embedded memory clock speeds are hitting a wall

I

10

1

Time

图1:嵌入式存储器性能差距

2024年6月1日发(作者：尤惜萍)

运用可扩展多核处理器满足嵌入式应用日益增长的性能需求

由于工艺节点从云端拓展到互联网边缘与端点， 高端嵌入式应用也随之发生转变。 性能

需求迅速演进， 并改变了处理器架构及其在设计中的实现方式

。 这是增加多核处理器的

应用以提供更高性能的背后原因。

目前大多数高端处理器都支持双核和四核配置。 有些处理器最多支持8个CPU核心， 但

即便如此无法满足存储

、

汽车

、

网络和SG等新兴应用的性能需求。

下

一

代嵌入式应用需要对大型CPU集群和专用硬件加速器提供可扩展的支持，以实现所

需的性能。大型多核处理器需要新的架构方法来提供更高的性能，并且不会给嵌入式设

计者带来其他实现和时序收敛问题。

嵌入式性能面临的挑战

毋庸讳言，先进工艺节点已无法像从前那样提供更高时钟频率和更低功耗。各代工艺节

点的逻辑速度在持续增长，但内存访问时间却没有变化（图1)。

处理器中的限速路径几乎总是经过内存。由千半导体物理学的真正局限性，这类清况在

未来工艺节点上也不太可能发生转变。

100,000

10,000

1,000

100

之

I

Embedded memory clock speeds are hitting a wall

I

10

1

Time

图1:嵌入式存储器性能差距