2024年6月2日发(作者：翟清心)
重金买的一篇好资料
1 引言
实验和工程实际中我们要进行大量的数据处理。运用单片机采集 系统能很
好的解决这些问题。基本的采集系统一般由 MCU,A/D,PC 构成
，
MCU是
整个系统的核心
，
A/D是数据的源头
，
PC是数据的归 宿地。A/D转换器
的选择直接关系到采集精度是否理想。现在
TLC2543这款A/D转换器运用很广泛。TLC2543是TI公司的12位
串行模数转换器
，
使用开关电容逐次 逼近技术完成A/D转换过程。 由于
是串行输入结构 , 能够节省 51 系列单片机 I/O 资源;且价格适 中 , 分辨率
较高。
2 TLC2543的引脚排列及说明
(1) TLC2543 的封装形式
TLC2543的封装形式
：
DB、DW或 N封装以及FN封装
，
这两种封装的引脚的排
列及说
明见图 1 。
A 140 ( 1
AN1
2
A N2
：
n
|
i
AN3
苗
1 DATA INPUT
17
j DATA OUT
IB
]£(X
19
jifOCLDCiC
Woe
XH3
OATMWPin
s
A |
6
A HSi ?
AN7|
]es
t5
AHS
AMA
XN7
CATXO4JT es
RET*
g
9
W
环匸
t2 ]All IQ
bi
⑵
TLC2543的简要工作过程
TLC2543的工作过程分为两个周期
：
1/0周期和转换周期。
a） I/O周期
I/O周期由外部提供的I/O CLOCK定义
，
延续8 12或16个时钟周期
，
决 定
于选定的输出数据长度。器件进入I/O周期后同时进行两种操作。
I 在I/O CLOCK的前8个脉冲的上升沿
，
以MSB前导方式从 DATA INPUT
端输入8位数据流到输入寄存器。其中前 4位为模拟通道地址
，
控制14 通道
模拟多路器从11个模拟输入和三个内部测电压中选通一路送到采样 保持电路,
该电路从第4个I/O CLOCK脉冲的下降沿开始对所选信号进行 采样
，
直到最
后一个I/O CLOCK脉冲的下降沿。I/O周期的时钟脉冲个数 与输出数据长度
（
位数）同时由输入数据的D3 D2位选择为& 12或16。 当工作于12或16
位时
，
在前8个时钟脉冲之后
，
DATA INPUT无效。
l在DATA OU端串行输出8、12或16位数据。当CS保持为低时
，
第一 个
数据出现在EOC勺上升沿。若转换由CS控制,则第一个输出数据发生 在CS
的下降沿。这个数据串是前一次转换的结果
，
在第一个输出数据位 之后的每
个后续位均由后续的I/O时钟下降沿输出。
2024年6月2日发(作者：翟清心)
重金买的一篇好资料
1 引言
实验和工程实际中我们要进行大量的数据处理。运用单片机采集 系统能很
好的解决这些问题。基本的采集系统一般由 MCU,A/D,PC 构成
，
MCU是
整个系统的核心
，
A/D是数据的源头
，
PC是数据的归 宿地。A/D转换器
的选择直接关系到采集精度是否理想。现在
TLC2543这款A/D转换器运用很广泛。TLC2543是TI公司的12位
串行模数转换器
，
使用开关电容逐次 逼近技术完成A/D转换过程。 由于
是串行输入结构 , 能够节省 51 系列单片机 I/O 资源;且价格适 中 , 分辨率
较高。
2 TLC2543的引脚排列及说明
(1) TLC2543 的封装形式
TLC2543的封装形式
：
DB、DW或 N封装以及FN封装
，
这两种封装的引脚的排
列及说
明见图 1 。
A 140 ( 1
AN1
2
A N2
：
n
|
i
AN3
苗
1 DATA INPUT
17
j DATA OUT
IB
]£(X
19
jifOCLDCiC
Woe
XH3
OATMWPin
s
A |
6
A HSi ?
AN7|
]es
t5
AHS
AMA
XN7
CATXO4JT es
RET*
g
9
W
环匸
t2 ]All IQ
bi
⑵
TLC2543的简要工作过程
TLC2543的工作过程分为两个周期
：
1/0周期和转换周期。
a） I/O周期
I/O周期由外部提供的I/O CLOCK定义
，
延续8 12或16个时钟周期
，
决 定
于选定的输出数据长度。器件进入I/O周期后同时进行两种操作。
I 在I/O CLOCK的前8个脉冲的上升沿
，
以MSB前导方式从 DATA INPUT
端输入8位数据流到输入寄存器。其中前 4位为模拟通道地址
，
控制14 通道
模拟多路器从11个模拟输入和三个内部测电压中选通一路送到采样 保持电路,
该电路从第4个I/O CLOCK脉冲的下降沿开始对所选信号进行 采样
，
直到最
后一个I/O CLOCK脉冲的下降沿。I/O周期的时钟脉冲个数 与输出数据长度
（
位数）同时由输入数据的D3 D2位选择为& 12或16。 当工作于12或16
位时
，
在前8个时钟脉冲之后
，
DATA INPUT无效。
l在DATA OU端串行输出8、12或16位数据。当CS保持为低时
，
第一 个
数据出现在EOC勺上升沿。若转换由CS控制,则第一个输出数据发生 在CS
的下降沿。这个数据串是前一次转换的结果
，
在第一个输出数据位 之后的每
个后续位均由后续的I/O时钟下降沿输出。