2024年6月10日发(作者：旁婉静)
2022年湖南财政经济学院计算机科学与技术专业《计算机组成原理》
科目期末试卷A（有答案）
一、选择题
1、容量为64块的Cache采用组相联映射方式，字块大小为128个字，每4块为一组。
如果主存为4K块，且按字编址，那么主存地址和主存标记的位数分别为（ ）。
A.16，6 B.17，6 C.18，8 D .19，8
2、主存按字节编址，地址从0A4000H到0CBFFFH，共有（ ）字节；若用存储容量为
32K×8位的存储芯片构成该主存，至少需要（ ）片。
A.80K，2 B.96K，2 C.160K，5 C.192K，5
3、一个C语言程序在一台32位机器上运行，程序中定义了3个变量x、y、z，其中x
和z是int型，y为short型。当x=127，y=-9时，执行赋值语句z=xty后，x、y、z的
值分别是（ ）。
A.x=0000007FH，y=FFF9H，z=00000076H
B.x=0000007FH，y=FFF9H，z=FFFFO076H
C.X=0000007FH，y-FFF7H，z=FFFF0076H
D.X=0000007FH，y=FFF7H，z=00000076H
4、若x=103，y=-25，则下列表达式采用8位定点补码运算时，会发生溢出的是（ ）。
A.x+y B.-x+y C.x-y D.x-y
5、float 型数据常用IEEE754单精度浮点格式表示。假设两个float型变量x和y分别存
放在32位寄存器fl和f2中，若（fl）=CC900000H，（f2）=BOC00000H，则x和y
之间的关系为（ ）。
A.x
6、总线宽度与下列（ ）有关。
A.控制线根数 B.数据线根数 C.地址线根数 D.以上都不对
7、下列关于总线仲裁方式的说法中，正确的有（ ）。
I.独立请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的
II.计数器定时查询方式下，有，根总线请求（BR）线和一根设备地址线，若每次计数都从
0开始，则设备号小的优先级高
III.链式查询方式对电路故障最敏感
IV.分布式仲裁控制逻辑分散在总线各部件中，不需要中央仲裁器
，IV B. I，III，IV C. I，II，IV ，III，IV
8、假定机器M的时钟频率为200MHz，程序P在机器M上的执行时间为12s。对P优
化时，将其所有乘4指令都换成了一条左移两位的指令，得到优化后的程序P。若在M
上乘法指令的CPl为102，左移指令的CPl为z，P的执行时间是P”执行时间的1.2倍，
则P中的乘法指令条数为（ ）。
A.200万 B.400万 C.800万 D.1600万
9、（ ）可区分存储单元中在放的是指令还是数据。
A.存储器 B.运算 C.用户 D.控制器
10、DMA方式的接口电路中有程序中断部件，其作用是（ ）。
A.实现数据传送
B.向CPU提出总线使用权
C.向CPU提出传输结束
D.发中断请求
11、中断服务程序的最后一条指令是（ ）。
A.转移指令
B.出栈指令
C.中断返回指令
D.开中断指令
12、下列说法中，正确的是（ ）。
A.加法指令的执行周期一定要访存
B.加法指令的执行周期一定不要访存
C.指令的地址码给出存储器地址的加法指令，在执行周期一定要访存
D.指令的地址码给出存储器地址的加法指令，在执行周期一定不需要访存
13、单周期处理器中所有指令的指令周期为一个时钟周期。下列关于单周期处理器的叙述
中，错误的是（ ）。
A.可以采用单总线结构数据通路
B.处理器时钟频率较低
C.在指令执行过程中控制信号不变
D.每条指令的CPI为1
14、下列不属于程序控制指令的是（ ）。
A.无条件转移指令
B.条件转移指令
C.中断隐指令
D.循环指令
15、下列关于一地址指令的说法正确的是（ ）。
A.只有一个操作数
B.一定有两个操作数，其中一个是隐含的，完成功能（A）OP（ACC）
C.如果有两个操作数，则两个操作数相同，完成功能（A）OP（A）
D.可能有两个操作数，也可能只有一个操作数
二、填空题
16、一位十进制数，用BCD码表示需______位二进制码，用ASCII码表示需______位二进
制码。
17、RISC的中文含义是________，CISC的中文含义是________。
18、DMA控制器访采用以下三种方法：________、________、________
19、形成指令寻址的方式，称为指令寻址方式，有顺序寻址和_______寻址两种，使用
_______来跟踪。
20、并行I/O接口______和串行I/O接口______是目前两个最具有权威性的标准接口技术。
21、直接内存访问（DM）方式中，DM控制器从CPU完全接管对_______的控制，数据
交换不经过CPU，而直接在内存和_______之间进行。
22、计算机软件一般分为两大类：一类叫________，另一类叫________操作系统属于
________类。
23、存储_______并按_______顺序执行，这是冯·诺依曼型计算机的工作原理。
24、并行I/O接口_______和串行I/O接口_______是两个目前最具权威性和发展前景的标
准接
25、相联存储器是按_________访问的存储器，在cache中用来存放_________，在虚拟存
储器中用来存放_________.
三、名词解释题
26、应用软件：
27、四边沿协议（全互锁）：
28、音频合成：
29、虚拟存储器：
四、简答题
30、什么是闪速存储器？它有哪些特点？
31、什么是串行总线？什么是并行总线？试比较它们的应用场合。
32、 简述CPU的主要功能。
33、简要说明程序中断接口中IM、IR、EI、RD、BS五个触发器的作用。
五、计算题
34、已知计算机的字长为32位，存储器的容量为1MR.如果按字节、半字、字、双字寻址，寻址范围各
是多少？
35、设有一个64K×8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称
存储基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择
应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明
有几种解答。
36、一个Cache-主存系统，采用50MHz的时钟，存储器以每一个时钟周期传输一
个字的速率连续传输8个字，以支持块长为8个字的Cache，且每个字长为32位。
假设读操作所花费的时间：1个周期接收地址，3个周期延迟，8个周期传输8个字；
写操作所花费的时间：1个周期接收地址，2个周期延迟，8个周期传输8个字，3个
周期恢复和写入纠错码。求下述几种情况下的存储器的带宽。
1）全部访问为读操作。
2）全部访问为写操作。
3）65%的访问为读操作，35%的访问为写操作。
六、综合题
37、在一个8级中断系统中，硬件中断响应从高到低的优先顺序是：
1→2→3→4→5→6-7-8，设置中断屏蔽寄存器后，中断处理的优先顺序变为
1→5→8→3→2→4→6→7。
1）应如何设置屏蔽码？
2）如果CPU在执行一个应用程序时有5、6、7级3个中断请求同时到达，中断请求
8在6没有处理完以前到达，在处理8时中断请求2又到达CPU，试画出CPU响应这
些中断的顺序示意图。
38、某计算机的主存地址空间大小为256MB，按字节编址。指令Cache和数据
Cache分离，均有8个Cache行，每个Cache行大小为64B，数据Cache采用直接
映射方式。现有两个功能相同的程序A和B，其伪代码如下所示：
假
定
int类型数据用32位补码表示，程序编译时，i、j、sum均分配在寄存器中，数组a
按行优先方式存放，其首地址为320（+进制）。请回答下列问题，要求说明理由
或给出计算过程。
1）若不考虑用于Cache一致性维护和替换算法的控制位，则数据Cache的总容量
为多少？
2）数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号分别是多少
（Cache行号从0开始）？
3）程序A和B的数据访问命中率各是多少？哪个程序的执行时间更短？
39、1）指令中一般含有哪些字段？分别有什么作用？如何确定这些字段的位数？
2）某机器字长、指令字长和存储字长均为16位，指令系统共能完成50种操作，采
用相对寻址、间接寻址、直接寻址。试问：
①指令格式如何确定？各种寻址方式的有效地址如何形成？
②在①中设计的指令格式，能否增加其他寻址方式？试说明理由。
2024年6月10日发(作者：旁婉静)
2022年湖南财政经济学院计算机科学与技术专业《计算机组成原理》
科目期末试卷A（有答案）
一、选择题
1、容量为64块的Cache采用组相联映射方式，字块大小为128个字，每4块为一组。
如果主存为4K块，且按字编址，那么主存地址和主存标记的位数分别为（ ）。
A.16，6 B.17，6 C.18，8 D .19，8
2、主存按字节编址，地址从0A4000H到0CBFFFH，共有（ ）字节；若用存储容量为
32K×8位的存储芯片构成该主存，至少需要（ ）片。
A.80K，2 B.96K，2 C.160K，5 C.192K，5
3、一个C语言程序在一台32位机器上运行，程序中定义了3个变量x、y、z，其中x
和z是int型，y为short型。当x=127，y=-9时，执行赋值语句z=xty后，x、y、z的
值分别是（ ）。
A.x=0000007FH，y=FFF9H，z=00000076H
B.x=0000007FH，y=FFF9H，z=FFFFO076H
C.X=0000007FH，y-FFF7H，z=FFFF0076H
D.X=0000007FH，y=FFF7H，z=00000076H
4、若x=103，y=-25，则下列表达式采用8位定点补码运算时，会发生溢出的是（ ）。
A.x+y B.-x+y C.x-y D.x-y
5、float 型数据常用IEEE754单精度浮点格式表示。假设两个float型变量x和y分别存
放在32位寄存器fl和f2中，若（fl）=CC900000H，（f2）=BOC00000H，则x和y
之间的关系为（ ）。
A.x
6、总线宽度与下列（ ）有关。
A.控制线根数 B.数据线根数 C.地址线根数 D.以上都不对
7、下列关于总线仲裁方式的说法中，正确的有（ ）。
I.独立请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的
II.计数器定时查询方式下，有，根总线请求（BR）线和一根设备地址线，若每次计数都从
0开始，则设备号小的优先级高
III.链式查询方式对电路故障最敏感
IV.分布式仲裁控制逻辑分散在总线各部件中，不需要中央仲裁器
，IV B. I，III，IV C. I，II，IV ，III，IV
8、假定机器M的时钟频率为200MHz，程序P在机器M上的执行时间为12s。对P优
化时，将其所有乘4指令都换成了一条左移两位的指令，得到优化后的程序P。若在M
上乘法指令的CPl为102，左移指令的CPl为z，P的执行时间是P”执行时间的1.2倍，
则P中的乘法指令条数为（ ）。
A.200万 B.400万 C.800万 D.1600万
9、（ ）可区分存储单元中在放的是指令还是数据。
A.存储器 B.运算 C.用户 D.控制器
10、DMA方式的接口电路中有程序中断部件，其作用是（ ）。
A.实现数据传送
B.向CPU提出总线使用权
C.向CPU提出传输结束
D.发中断请求
11、中断服务程序的最后一条指令是（ ）。
A.转移指令
B.出栈指令
C.中断返回指令
D.开中断指令
12、下列说法中，正确的是（ ）。
A.加法指令的执行周期一定要访存
B.加法指令的执行周期一定不要访存
C.指令的地址码给出存储器地址的加法指令，在执行周期一定要访存
D.指令的地址码给出存储器地址的加法指令，在执行周期一定不需要访存
13、单周期处理器中所有指令的指令周期为一个时钟周期。下列关于单周期处理器的叙述
中，错误的是（ ）。
A.可以采用单总线结构数据通路
B.处理器时钟频率较低
C.在指令执行过程中控制信号不变
D.每条指令的CPI为1
14、下列不属于程序控制指令的是（ ）。
A.无条件转移指令
B.条件转移指令
C.中断隐指令
D.循环指令
15、下列关于一地址指令的说法正确的是（ ）。
A.只有一个操作数
B.一定有两个操作数，其中一个是隐含的，完成功能（A）OP（ACC）
C.如果有两个操作数，则两个操作数相同，完成功能（A）OP（A）
D.可能有两个操作数，也可能只有一个操作数
二、填空题
16、一位十进制数，用BCD码表示需______位二进制码，用ASCII码表示需______位二进
制码。
17、RISC的中文含义是________，CISC的中文含义是________。
18、DMA控制器访采用以下三种方法：________、________、________
19、形成指令寻址的方式，称为指令寻址方式，有顺序寻址和_______寻址两种，使用
_______来跟踪。
20、并行I/O接口______和串行I/O接口______是目前两个最具有权威性的标准接口技术。
21、直接内存访问（DM）方式中，DM控制器从CPU完全接管对_______的控制，数据
交换不经过CPU，而直接在内存和_______之间进行。
22、计算机软件一般分为两大类：一类叫________，另一类叫________操作系统属于
________类。
23、存储_______并按_______顺序执行，这是冯·诺依曼型计算机的工作原理。
24、并行I/O接口_______和串行I/O接口_______是两个目前最具权威性和发展前景的标
准接
25、相联存储器是按_________访问的存储器，在cache中用来存放_________，在虚拟存
储器中用来存放_________.
三、名词解释题
26、应用软件：
27、四边沿协议（全互锁）：
28、音频合成：
29、虚拟存储器：
四、简答题
30、什么是闪速存储器？它有哪些特点？
31、什么是串行总线？什么是并行总线？试比较它们的应用场合。
32、 简述CPU的主要功能。
33、简要说明程序中断接口中IM、IR、EI、RD、BS五个触发器的作用。
五、计算题
34、已知计算机的字长为32位，存储器的容量为1MR.如果按字节、半字、字、双字寻址，寻址范围各
是多少？
35、设有一个64K×8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称
存储基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择
应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明
有几种解答。
36、一个Cache-主存系统，采用50MHz的时钟，存储器以每一个时钟周期传输一
个字的速率连续传输8个字，以支持块长为8个字的Cache，且每个字长为32位。
假设读操作所花费的时间：1个周期接收地址，3个周期延迟，8个周期传输8个字；
写操作所花费的时间：1个周期接收地址，2个周期延迟，8个周期传输8个字，3个
周期恢复和写入纠错码。求下述几种情况下的存储器的带宽。
1）全部访问为读操作。
2）全部访问为写操作。
3）65%的访问为读操作，35%的访问为写操作。
六、综合题
37、在一个8级中断系统中，硬件中断响应从高到低的优先顺序是：
1→2→3→4→5→6-7-8，设置中断屏蔽寄存器后，中断处理的优先顺序变为
1→5→8→3→2→4→6→7。
1）应如何设置屏蔽码？
2）如果CPU在执行一个应用程序时有5、6、7级3个中断请求同时到达，中断请求
8在6没有处理完以前到达，在处理8时中断请求2又到达CPU，试画出CPU响应这
些中断的顺序示意图。
38、某计算机的主存地址空间大小为256MB，按字节编址。指令Cache和数据
Cache分离，均有8个Cache行，每个Cache行大小为64B，数据Cache采用直接
映射方式。现有两个功能相同的程序A和B，其伪代码如下所示：
假
定
int类型数据用32位补码表示，程序编译时，i、j、sum均分配在寄存器中，数组a
按行优先方式存放，其首地址为320（+进制）。请回答下列问题，要求说明理由
或给出计算过程。
1）若不考虑用于Cache一致性维护和替换算法的控制位，则数据Cache的总容量
为多少？
2）数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号分别是多少
（Cache行号从0开始）？
3）程序A和B的数据访问命中率各是多少？哪个程序的执行时间更短？
39、1）指令中一般含有哪些字段？分别有什么作用？如何确定这些字段的位数？
2）某机器字长、指令字长和存储字长均为16位，指令系统共能完成50种操作，采
用相对寻址、间接寻址、直接寻址。试问：
①指令格式如何确定？各种寻址方式的有效地址如何形成？
②在①中设计的指令格式，能否增加其他寻址方式？试说明理由。