2024年6月11日发(作者：聂含灵)
第５ｌ卷第１期
２０１１年１月
电讯技术
Ｅｎｇｉｎｅｅｒｉｎｇ
Ｖｏ１．５１ Ｎｏ．１
Ｊａｎ．２０１ｌ
文章编号：１００１—８９３Ｘ（２０１１）０１—００４５—０４
ＱＰＰ内交织器的架构设计与实现
刘钊元 ，俞 晖 ，徐友云 ，王海龙２，
（１．上海交通大学无线通信技术研究所，上海２００２４０；２．电信科学技术研究院无线移动通信国家重点实验室，
上海２（｝０２３３：３．联芯科技有限公司，上海２１３０２３３）
摘要：为达到较高的吞吐率，在Ｔｕｒｂｏ码并行译码时，需采用二次置换多项式（ＱＰＰ）内交织器。通
过理论分析，提出一种新的ＱＰＰ内交织器实现方法与架构。相比现有的实现方法，提出的实现方法
复杂度降低，计算简单，资源占用减少。软件仿真结果证明了该方法的正确性。
关键词：Ｔｕｒｂｏ码；并行译码；ＱＰＰ内交织器；架构；实现方法
中图分类号：ＴＮ９１ １．２２ 文献标识码：Ａ ｄｏｉ：１０．３９６９／ｊ．ｉｓｓｎ．１００１—８９３ｘ．２０１１．０１．０１０
Ａｒｃｈｉｔｅｃｔｕｒｅ Ｄｅｓｉｇｎ ａｎｄ Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ ａ ＱＰＰ Ｉｎｔｅｒｎａｌ Ｉｎｔｅｒｌｅａｖｅｒ
ＬＩＵ Ｚｈａｏ．ｙｌｔａｎ ，ＹＵ Ｈｕｉ ，ＸＵ Ｙｏｕ—ｙｕｎ ，ＷＡＮＧ Ｈａｉ—ｌｏｎｇ２，。
（１．Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｗｉｒｅｌｅｓｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ，Ｓｈａｎｇｈａｉ Ｊｉａｏｔｏｎｇ Ｕｎｉｖｅｒｓｉｔｙ，Ｓｈａｎｇｈａｉ ２００２４０，Ｃｈｉｎａ；
２．Ｓｔａｔｅ Ｋｅｙ Ｌａｂｏｒａｔｏｒｙ ｏｆ Ｗｉｒｅｌｅｓｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，Ｓｈａｎｇｈａｉ ２００２３３，Ｃｈｉｎａ；
３．Ｉ＿ｅａｄｃｏｒｅ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ．，Ｓｈａｎｇｈａｉ ２００２４０，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｉｎ ｏｒｄｅｒ ｔｏ ｇｅｔ ａ ｈｉｇｈ ｔｈｒｏｕｇｈｐｕｔ，ＱＰＰ（Ｑｕａｄｒａｔｉｃ Ｐｅｒｍｕｔａｔｉｏｎ Ｐｏｌｙｎｏｍｉａ１）ｉｎｎｅｒ ｉｎｔｅｒｌｅａｖｅｒ ｉｓ ａｄｏｐｔ—
ｅｄ ｆｏｒ Ｔｕｒｂｏ ｐａｒａｌｌｅｌ ｄｅｃｏｄｉｎｇ．Ｔｈｒｏｕｇｈ ｔｈｅｏｒｅｔｉｃａｌ ａｎａｌｙｓｉｓ．ａ ｎｅｗ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｍｅｔｈｏｄ ａｎｄ ａｒｃｈｉｔｅｃｔｕｒｅ ｉｓ
ｐｒｏｐｏｓｅｄ．Ｃｏｍｐａｒｅｄ ｗｉｔｈ ｔｈｅ ｅｘｉｓｔｉｎｇ ｍｅｔｈｏｄ，ｔｈｅ ｐｒｏｐｏｓｅｄ ｍｅｔｈｏｄ ｃａｎ ｒｅｄｕｃｅ ｔｈｅ ｃｏｍｐｌｅｘｉｔｙ ａｎｄ ｒｅｓｏｕｒｃｅ
ｃｏｎｓｕｍｐｔｉｏｎ ａｎｄ ｉｓ ｅａｓｉｌｙ ｃａｌｃｕｌａｔｅｄ，ａｎｄ ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔ ｓｈｏｗｓ ｔｈａｔ ｔｈｉｓ ｍｅｔｈｏｄ ｉｓ ｃｏｒｒｅｃｔ．
Ｋｅｙ ｗｏｒｄｓ：Ｔｕｒｂｏ ｃｏｄｅ；ｐａｒａｌｌｅｌ ｄｅｃｏｄｉｎｇ；ＱｐＰ ｉｎｔｅｒｎａｌ ｉｎｔｅｒｌｅａｖｅｒ；ａｒｃｈｉｔｅｃｔｕｒｅ；ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｍｅｔｈｏｄ
写内存冲突。３ＧＰＰ在ＬＴＥ标准中采用了二次置换
１ 引 言
Ｔｕｒｂｏ码…具有很好的纠错性能，提供了很高的
多项式（ＱＰＰ）交织器Ｌ３ 作为Ｔｕｒｏ码的内交织器，ｂ
ＱＰＰ交织器具有最大无冲突性质，在任意并行度下
都可以保证不会出现写内存冲突。
ＱＰＰ交织器需要满足在并行译码过程中能在一
传输可靠性，被第三代合作伙伴（３ＧＰＰ）采用为长期
演进技术（ＬＴＥ）等标准的信道编译码＿２］。ＬＴＥ标准
需要达到的吞吐率为３００ Ｍｂｉｔ／ｓ以上，因此，为了满
个时钟周期内产生多个交织地址用于多个子码块产
生的外信息的交织。ＱＰＰ交织器的实现可以采用基
足对吞吐率越来越高的要求，Ｔｕｒｂｏ码译码器需要采
用并行译码的方式译码，将接收的一个长码块分为
多个短的子码块，每一个子码块分别同时译码。在
于存储的方法，该方法将各种码长对应的交织地址
参数事先存储起来，但是这种方法需要占用较多的
存储资源，在ＬＴＥ标准中，存储所有１８８种码长所对
应的交织地址参数与解交织地址参数需要８ Ｍｂｉｔ左
右的存储空间。ＱＰＰ交织器的实现也可以采用电路
并行译码过程中，由交织器或解交织器完成外信息
的交织过程。如果交织器设计不当，就有可能造成
＊收稿日期：２０１０—１０—０９；修回日期：２０１０一ｌｌ一０８
基金项目：国家科技重大专项（２ｏｏ９ ０３００２—００３，２００９ＺＸ０３（Ｋｆ２—００５）
Ｆｏｕｎｄａｔｉｏｎ Ｉｔｅｍ：Ｔｈｅ Ｎａｔｉｏｎａｌ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｍａｊｏｒ Ｐｒｏｊｅｃｔ（Ｎｏ．２００９ＺＸ０３００２—００３，２００９ＺＸ０３００２—００５）
・
４５・
ｗｗｗ．ｔｅｌｅｏｎｌｉｎｅ．ｃｎ 电讯技术 ２０１１焦
实时计算的方法ｌ４Ｊ，这种方法需要存储一定量的计
算参数，电路也较复杂，每一个交织地址的产生都要
一
３现有ＱＰＰ交织器的架构设计与实现方法
现有的ＯＰＰ交织器的设计与实现方法主要有
个复杂度相当的电路来实现。
基于以上原因，本文从ＱＰＰ交织器的原理出
两种。一种是基于存储的方法，事先把交织器的参
数计算出来，存储在ＲＯＭ中，在并行译码过程中调
发，将交织地址拆分为存储块块号与块内地址，通过
对ＱＰＰ公式的理论分析与推导，得到并行译码时在
用即可。这种方法需要消耗较多的存储资源，在
ＬＴＥ标准中，总共有１８８种码长，要存储下所有码长
同一时刻各子块号之间的关系以及各块内地址之间
的关系，基于它们之间的关系，提出了一种资源占用
对应的交织地址与解交织地址大概需要８ Ｍｂｉｔ的存
少、电路简单的ＱＰＰ交织器的架构设计与实现方
法，满足Ｔｕｒｂｏ码高速并行译码的需求。Ｍｏｄｅｌｓｉｍ软
件仿真证明了该方法的正确性。
２ ＱＰＰ交织器的原理
一
个码块的长度为 、码块中位置为ｉ（０≤ｉ＜
）的数据经过ＱＰＰ交织器交织后的位置为Ｉｌ（ｉ），
与Ｔｌ（ ）满足以下关系：
『Ｉ（ｉ）＝（ ・ｉ＋／２・ｉ。）ｒｏｏｄ Ｋ
其中 和 由数据块的长度 决定， 为奇数，
为偶数，它们的值满足ＱＰＰ交织器最大无冲突的性
质，一般
．
和 的取值需通过计算机的搜索得到。
在并行译码时，假设码长为 的码块分为 个
码长为 的子码块，满足：Ｋ＝Ｗ×Ｍ，在并行译码
过程中在任意时刻 需要同时产生 个交织地址：
ｌｌ（ｉ＋ｌＭ）（０≤ｆ＜Ｗ），以上 个交织地址中任意
两个ｎ（ｉ＋ｚｌ ）、Ｊ１（ｉ＋１２Ｍ）（０≤ｚｌ，Ｚ２＜Ｗ，ｚｌ≠
ｆ，）满足ｌ５』：
１１（ｉ＋ｆ１ ）ｍｏｄ Ｍ＝１１（ｉ＋Ｚ，Ｍ）ｒｏｏｄ Ｍ
ＩＩ（ｉ＋ｆ ）ｍｏｄ Ｍ表示对应的小码块产生的外信
息在交织时写入对应的存储块的块内地址。因此，
就得到了ＱＰＰ交织器的第一条性质： 个子码块在
译码时产生的外信息在交织时会被写入各存储块相
同的块内地址。
此外，ＱＰＰ交织器还满足如下的第二条性质ｌ６Ｊ：
对任意的０≤Ｚｌ，Ｚ２＜Ｗ（Ｚｌ≠１２）都满足：
｝丌（ｉ＋ｆｌ ）Ｉ ｉ Ｉｌ（ｉ＋１２Ｍ）『
Ｊ≠Ｌ一— 广
其中ＬＡ 表示小于等于Ａ的最大整数。
以上两条性质保证了 个外信息各自会被写
入不同的存储块，不会有写内存冲突，在译码过程
中，交织（解交织）地址生成器只需要生成外信息要
写入的 个存储块块号和一个块内地址。
・
４６・
储空间，这种方法代价太大。
第二种方法是基于电路实时计算的方法，文献
［４］提出了一种实时计算的电路架构设计，该方法
采用了 个递推单元来分别得到 个交织地址，
这 个递推单元相互之间有联系，但复杂度相当。
这种实时计算的电路设计仍然较为复杂：首先，每一
个递推单元都具有较为复杂的电路，而且需要存储
较多的参数，要占用一定量的存储资源；其次，在计
算出 个交织地址ｌｌ（ｉ＋ｌＭ）（０≤ｚ＜Ｗ）后，每一
个递推单元还需要一个地址转换单元将这些交织地
址单独转换为交织时外信息要写入的存储块的块号
与写入该存储块的块内地址。
４一种新的ＱＰＰ交织器的架构设计与实现
方法
码长为Ｋ的码块分为 个码长为 的子码
块，在并行译码过程中在任意时刻 需要同时产生
个交织地址：ＩＩ（ｉ＋１Ｍ）（０≤Ｚ＜Ｗ），经过推导可
以得到以下公式：
几（ｉ＋１Ｍ）＝１Ｔ（ｉ＋（ｆ一１）Ｍ）＋ｈ（ｉ，Ｚ）ｍｏｄ Ｋ，
１≤Ｚ＜Ｗ （１）
其中：
ｆ【 （
ｈ（ｉ，ｆ）＝ｈ（
０， ）＝ ＋
一１，ｆ）＋２Ｍｆ２
（２ 一 ） ｍ０
ｍｏｄ Ｋ，１≤ｉ＜Ｍ
ｄ Ｋ （２）
从公式（１）和（２）可以知道，只要得到了ｎ（ｉ）
（０≤ｉ＜Ｍ）就可以递推得到ＩＩ（ｉ＋ｌＭ）（１≤Ｚ＜Ｗ），
Ｉｌ（ｉ）可以通过递推的方式计算得到：
Ｉｉ（ｉ＋１）＝（ （ ＋１）＋ｆ２（ 十１） ）ｍｏｄ Ｋ＝
ｌ Ｉ（ｉ）＋（ ＋Ｉ厂２＋２厂２ｉ）ｍｏｄ Ｋ＝
ｌ１（ｉ）＋（ ＋ｆ２）ｍｏｄ Ｋ＋ｇ（ｉ） （３）
其中：
ｇ（ｉ）＝（２ｆ２ ）ｍｏｄ Ｋ＝ｇ（ｉ一１）＋（ ）ｍｏｄ Ｋ（４）
Ｉｌ（ｉ）初始值为¨（０）＝０，ｇ（ｉ）初始值为ｇ（０）
＝
０。ｌＩ（ｉ）的电路递推结构如图１所示。
第１期 刘刊元等：ＱＶｔ １人Ｊ交织器的架卡勾设计与实现 第２６６期
１ ｌｌ（ｉ）的电路递作结构
Ｆｉｇ．１ Ｒｅ（￣ｌｔＩＩＮｉｘ，ｅ ｃｉｒ（－Ｌｌｉｔ ｏｆ Ｉ ｆ（ｉ）
ｊ己Ｒａｍ一 ｒ 卡Ⅱ ｒ， 一ａｄｄｌ‘ （０≤ｉ＜＂，０≤ｊ－＜
）分别代表第（ ＋１）个子码块洋码生成的外信息
在时刻ｉ需写入的存储块块弓与块内地址，则由
Ｉ１（ｉ）就可以汁算得到：
ｍ
？＝ｌ ，舶ｍ＿ａｄｄｒ？＝ ） ＂
由ＱＰＰ交织器的性质１可以知道：Ｒａｍ～ａ＆ｔｄ，
＝
Ｒａｍ—ａｄｄｒ？，其中１≤． ＜ ，为了得到完整的交织
地址，只需得到Ｒａｍ ｉｄｖ￣＇（１≤ ＜ ）即町
由公式（２）可以得到：
ｆ ｉＩ ＋．／￣（２１＿】）
【鱼 —Ｌ： ：二ｌｌ 『 ）ｉｊ’Ｉ＋ ，１≤ ＜…
由公式（５）町以知道 血 Ｊ为一个整数，Ｌ大Ｊ
此，由公式（１）ｆ１Ｉ以得到：
Ｌ＿（ ±— ）一（” 二 ±— ！上）１一
Ｌ 一Ｌ ．Ｗ 一一
（１ ＋ 一）ｆ１ ｘｌ
１≤，＜
即：
舶ｍ一 ｆ＿（ 一 ＋ｌ ）１ 从ｌ ，
１≤ｆ＜ （６）
从公式（５）和（６）可以看到，计算得到ＲａⅢｉｄｘ？
后可以递推得剑Ｒａｍ一 州（１≤ ＜ ），只要事先仔
储好参数（／ ｌ＋
．
（２１—１）＂）ｒｏｏｄ （Ｉ≤，＜＂¨）和
２Ｊ ｍｏｄ ，不妨ｉ己７ ）＝（
．
，、ｌ十／ （２ｆ一１ ｊ Ｍ）Ｉｌｌｏｄ ，１
≤／＜ ，通过递推得到 Ｊｉ就叮以进…‘步递
推得到Ｒａｍ ｉｄｖ：（１≤ ＜ ）
住ＩｊｒＥ标准巾， ｊ ＝８时，对任意的Ｉ８８种码
长，囚为 为奇数，
．
为偶数，参数％（Ｉ≤ｌ＜ ）都
是有规律性地再复，如当 ：４０时， （１≤ｚ＜ＩＦ）＝
［５，１，５，１，５，１，５］．因此只需要存储［５，Ｊ＿两个数即
可；当Ｋ＝２ ０４８ｔ￣寸， （１≤ｚ＜Ｗ）＝ｌ７，７，７，７，７，７，
７］，因此只需要存储［７，７］两个数即可；２ ｍ ）ｄ 的
值为０或４。
为了进一步简化计算，定义：
＾
ｆ ＝（ ）ｍｏｄ ，１≤ ＜
１Ｌ ，
＝
（ 一ｌ＋２ ｒｏｏｄ Ｗ）ｒｏｏｄ ，１≤ｉ＜Ｍ
这样公式（６）就等效为
Ｒａｍ—ｉｄｘ （Ｒａｍ一 ＋Ｕ ）ｒｏｏｄ Ｗ，１≤ｚ＜Ｗ（７）
综合以上分析，本文提出一种新的ＱＰＰ交织器
实现方法：首先根据公式（３）和（４）递推计算得到
Ｒａｍ—ｉｄｘ？和Ｒａｍ一￣ｔｄｒ￣，然后根据公式（７）由Ｒａｍ一
？推导得到Ｒａｍ— （１≤ｚ＜ ），从而得到整个
交织地址，整个计算过程只需存储参数２ ｒｏｏｄ Ｗ和
部分 ，占用极少的存储资源。对应以上实现方法，
存在一种新的ＱＰＰ交织器实现架构，包括第一交织单
兀、第二交织单元和存储单元，如图２所示。
控
圈２新的ＱＰＰ交织器实现架构
Ｆｉｇ．２ Ｉ３１ｅ ｉｌｅｘ￣ａｒｃｈｉｔｅｃｔｕｒｅ ｏｆ ＱＰＰ ｉｎｔｅｒｌｅｍ ｅｒ
其中：第一交织单元用于计算出Ｒａｍ 以
及Ｒａｍ一（ｚ胁？；第二交织单元依据Ｒａｍ一 ？来快
速计算出Ｒａｍ— （１≤ ＜Ｗ）；存储单元提供第二
交织单元计算昕需参数Ｚ ｒｏｏｄ Ｗ和部分％。第一
交织单元先采用图１所示的电路结构递推得到
ｌＩ（ｉ），为进一步计算得到Ｒａｍ— 和Ｒａｍ—ａｄ—
ｄｒ？，如当ＩＶ＝８时，可以采用如图３所示的结构ｌ 。
ｎ（
３得到存储块块号与块内地址的结构
Ｆｉｇ ３：Ｄｃｈｉｔｅｃｔｕｒｅ ｏｌ ｇｅｔｔｉｎｇ ＲＡＭ—ｂｌｏｃｋ ｉｎｄｅｘ ａｎｄ ｉｎｎｅｒ ａｄｄｒｅｓｓ
・
４７・
ＶＯＷＳ／．ｔｅｌｅｏｎｌｉｎｅ．ｃｎ 电讯技术 ２０１１龟
第二交织单元的结构图如图４所示。
卜＿＿一Ｉ ｌ 取 加
甜 器余 法 器 Ｒａｍ ｉｄｘ
图４第二交织单元结构图
Ｆｉｇ．４ Ｔｈｅ ａｒｃｈｉｔｅｃｔｕｒｅ ｏｆ ｔｈｅ ｓｅｃｏｎｄ ｉｎｔｅｒ１ｃａｖｅ ｕｎｉｔ
５方法优越性与仿真结果
当 ＝８时，对ＬＴＥ中１８８种码长，本文的实现
方法需要的存储资源为：１８８×（３＋３＋３）：
１ ６９２ ｂｉｔ，相比基于存储的方法所需的８ Ｍｂｉｔ空问大
大减少。相比文献［４］提出的实时计算的电路架构
设计所需的 个与图１所示的递推结构复杂度相
＿
１●Ｊ
＿
］ Ｊ １ ｊ
ｌ
］
寸
Ｊ
当的电路和 个图３所示的计算结构，本文设计的
架构电路大大简化，只需１个图ｌ所示的递推结构、
１个图３所示的计算结构和１个第一交织单元的实
现结构，而第二交织单元的实现结构很简单，总体复
杂度得到降低。
本文采用Ｍｏｄｅｌｓｉｍ软件根据ＬＴＥ中ＱＰＰ交织
器的参数配置对１８８种码长进行ｌ『功能仿真，结果
证明了本文所提出的方法的正确性，其中码长 为
４０时对应的功能仿真结果如图５所示，
图５ Ｍｏｄｅｌｓｉｍ仿真结
Ｆｉｇ．５ Ｓｉｍｕｌａｔｉｏｎ ｒｅｓｔｄｔ ｂｙ Ｍｏｄｄｓｉｍ
６结论
通过对Ｔｕｒｂｏ码交织过程的分析以及对ＱＰＰ交
织器公式的理论推导，本文给出了一种新的ＱＰＰ交
织器的架构设计与实现方法。该方法复杂度低，计
算简单，占用的存储资源少，能快速地计算出并行译
码时外信息所需写入的存储块块号与块内地址。
Ｍｏｄｅｌｓｉｍ仿真结果验证了该方法的止确性 、该方法
・
４８・
可用于Ｔｕｒｂｏ码高速并行译码，快速完成交织（解交
织）过程，以取得较高的吞吐率。
参考文献：
Ｂｅｒｒｏｕ Ｃ．Ｇｌａｖｉｅｕｘ Ａ，Ｔｈｉｔｉｍａｊｓｈｉｍａ Ｐ．Ｎｅａｒ Ｓｈａｎｎｏｎ Ｌｉｍｉｔ
Ｅｒｒｏｒ——Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｉｎｇ ａｎｄ Ｄｅｃｏｄｉｎｇ：Ｔｕｒｂｏ——Ｃｏｄｅｓ
Ｃ １／／Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｃｏｍｍｕｎｉ—
ｃａｔｉｏｎｓ．Ｇｅｎｅｖａ．Ｓｗｉｔｚｅｒｌａｎｄ：ＩＥＥＥ．１９９３：ｌ０６４一ｌ０７０．
３ＧＰＰ ＴＳ３６．２１２ Ｖ８．６．０，３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏ．
ｅｃｔ：Ｔｅｃｈｎｉｃａ】Ｓｐｅｃｉｉｆｃａｔｉｏｎ Ｇｒｏｕｐ Ｒａｄｉｏ Ａｃｃｅｓｓ Ｎｅｔｗｏｒｋ；Ｅ．
ｖｏｌｖｅｄ Ｕ ｖｃｒｓａｌ Ｔｅｒｒｅｓｔｒｉａｌ Ｒａｄｉｏ Ａｃｃｅｓｓ（Ｅ—ＵＴＲＡ）；Ｍｕｌ—
ｔｉｐｌｅｘｉｎｇ ｎａｄ ｅｈａｎｎｅｌ ｃｏｄｉｎｇ（Ｒｅｌｅａｓｅ ８）［ＳＪ．
Ｔａｋｅｓｈｉ￡ａ ０ Ｙ．Ｃｏｓｔｅｌｌｏ Ｄ Ｊ．Ｎｅｗ ｄｅｔｅｔｍｉｎｉｓｔｉｃ ｊｎｔｅｒｌｅａｖｅｒ
ｄｅｓｉｇｎｓ ｆｏｒ ｔｒｕｂｏ ｃｏｄｅｓ［Ｊ Ｊ．ＩＥＥＥ Ｔｍｎｓａｃｔｉｏｎｓ ｏＮ Ｉｆｎｏｒｒｍｔｉｏｎ
Ｔｈｅｏｒｙ．２０００，４６（６）：Ｉ９８８—２００６．
Ｓｈｕｅｎｎ—Ｇｉ Ｉ￡ｅ．Ｃｈｕｎｇ—Ｈｓｕａｎ Ｗａｎｇ．Ｗｅｒｎ—Ｈｏ Ｓｈｅｅｎ．
Ａｒｃｈｉｔｅｅｔｍ＇ｅ Ｄｅｓｉｇｎ ｏｆ ０ＰＰ Ｉｎｔｅｒｌｅａｖｅｒ ｆｏｒ Ｐａｒａｌｌｅｌ Ｔｕｒｂｏ Ｄｅ—
ｃｏｄｉｎｇ［Ｃ］／／Ｐｒｃ￣：ｅｅｓｉｎｇｓ ｏｆ Ｖｅｈｉｃｕｌａｒ ＴｅｃｈｎｏｌｏＫｙ Ｃｏｎｆｅｒ・
］
ｅｎｃｅ．Ｔａｉｌｍｑ． １
＿
、
＿¨
ａｉｗａｎ：ＩＥＥＥ，２０１０：１—５．
Ｃｈｉ￣ａｎｇ Ｍａ，Ｐｉｎｇ Ｌｉｎ．Ｅｆｆｉｃｉｅｎｔ ｉｎｏｌｅｍｅｎｔａｆｉｏｎ ｏｆ ｑ｜ ｃ
ｐｅｒｍｕｔａｔｉｏｎ ｐｏｌｙ￣Ｄｍｉａｌ ｉｎｔｅｄｅａｖｅｒ ｉｎ ｔｍ＇ｍ ｃｏｄｅｓｌＣｊ／／Ｐｒｏ—
ｃｅｅｓｉｎ，ｏｓ ｏｆ ，ｌｎｔｅｍａｔｉｏｍｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｗｉｅｒｌｅｓｓ Ｇｏｒｔｍｍｎｉｅａｌｉｏｍ
＆ｓｉ ＿Ｉａｌ Ｐｒｏｃｅｓｓｉｎｇ．Ｎ ，Ｃｈｉｍ：ＩＥⅡ，￣００９；卜５．
Ｓｕｎ—Ｊ，Ｔａｋｅｓｈｉｔａ一０ Ｙ．１ｎｔｅｒｌｅａｖｅｒｓ ｆｏｒ ｔｒｕｂｏ ｃｏｄｅｓ ｕｓｉｎｇ
ｐｅｎｎｕｔａｔｉｏｎ ｐｏｌｙｎｏｍｉａｌｓ ｏｖｅｒ ｉｎｔｅｇｅｒ ｒｉｎｇｓ ｌ Ｊ ｊ．ＩＥＥＥ Ｔｒａｍ－
ａｃｔｉｏｎｓ ｏｎ Ｉｎｆｏｒｍａｔｉｏｎ Ｔｈｅｏｒｙ，２００５，５１（１）：１０１一ｌ１９．
作者简介：
刘钊元（１９８７一），男，江西萍乡人，２００９年获学士学位，
现为硕士研究牛，主要研究方向为无线通信；
ＨＵ Ｚｈａｏ一Ⅷａｎ ｗａｓ ｂｏｍ ｉｎ Ｐｉｎｇｘｉａｎｇ。Ｊｉａｎｇｘｉ Ｐｒｏｖｉｎｃｅ．ｉｎ
１９８７．Ｈｅ ｒｅｃｅｉｖｅｄ ｔｈｅ Ｂ．Ｓ．ｄｅｇｒｅｅ ｉｎ ２００９．Ｈｅ ｉｓ ｎｏｗ ａ ｇｒａｄｕａｔｅ
ｓｔｕｄｅｎｔ．Ｈｉｓ ｒｅｓｅａｒｃｈ ｄｉｒｅｃｔｉｏｎ ｉｓ ｗｉｒｅｌｅｓｓ ｃｏｍｍｕｎｉｃａｔｉｏｎ．
Ｅｍａｉｌ：ｌｉｕｚｈａｑｙｕａｎ＠ｓ ｕ．ｅｄｕ．ｃｎ
俞晖（１９６９一），男，上海人，１９９１年获学士学位，１９９４
年获硕士学位，现为讲师，主要研究方向为无线通信；
ＹＵ Ｈｕｉ ｗａｓ ｂｏｍ ｉｎ Ｓｈａｎｇｈａｉ．ｉｎ １９６９．Ｈｅ ｒｅｃｅｉｖｅｄ ｔｈｅ Ｂ．Ｓ．
ｄｅｇｒｅｅ ｉｎ ｌ９９ｌ ａｎｄ ｔｈｅ Ｍ．Ｓ．ｄｅｇｒｅｅ ｉｎ １９９４．Ｈｅ ｉｓ ｎｏｗ ａ ｌｅｃｔｕｒｅｒ．
Ｈｉｓ ｒｅｓｅａｒｃｌｌ ｄｉｒｅｃｔｉｏｎ ｉｓ ｗｉｒｅｌｅｓｓ ｃｏｍｍｕｎｉｃａｔｉｏｎ．
Ｅｍａｉｌ：）￣ｈｕｉ＠ ｔｕ．ｅｄｕ．ｅｎ
徐友云（１９６３一），男，浙江兰溪人，１９８５年获学士学位，
１９８８年获硕士学位，１９９２年获博士学位，现为教授、博士生
导师，主要研究方向为移动通信与个人通信；
ＸＵ Ｙｏｕ—ｖｕｎ ｗａｓ ｂｏｍ ｉｎ Ｉａｎｘｉ，Ｚｈ￣ｉａｎｇ Ｐｒｏｖｉｎｃｅ，ｉｎ １９６３．
Ｈｅ ｒｅｃｅｉｖｅｄ ｔｈｅ Ｂ．Ｓ．ｄｅｇｒｅｅ ｉｎ １９８５，ｔｈｅ Ｍ．Ｓ．ｄｅｇｒｅｅ ｉｎ １９８８ ａｎｄ
ｔｈｅ Ｐｈ．Ｄ．ｄｅｇｒｅｅ ｉｎ １９９２．Ｈｅ ｉｓ Ｈｏｗ ａ ｐｍｆｅｓｓｏｒ ａｎｄ ａｌｓｏ ｔ｝ｌｅ Ｐｈ．
Ｄ．ｓｕｐｅｒｖｉｓｏｒ．Ｈｉｓ ｒｅｓｅａｒｃｈ ｉｎｔｅｒｅｓｔｓ ｉｎｃｌｕｄｅ ｍｏｂｉｌｅ ｃｏｍｍｔｍｉｃａｔｉｏｒｌ￥
ａｎｄ ｐｅｘ￣ｏｎａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ．
Ｅｍａｉｌ：ｙｙｘｕ＠ｖｉｐ．ｓｉｎａ．ｃｏｍ
王海龙（１９７６一），男，上海人，高级工程师，主要研究方
向为无线通信、移动通信。
ＷＡＮＧ ｔｔａｉ—ｌｏｎｇ ｗａｓ ｂｏｍ ｉｎ Ｓｈａｎｇｈａｉ，ｉｎ １９７６．Ｈｅ ｒｅｃｅｉｖｅｄ
ｔｈｅ Ｂ．Ｓ．ｄｅｇｒｅｅ ｉｎ １９９８ ａｎｄ ｔｈｅ Ｍ．Ｓ．ｄｅｇｒｅｅ ｉｎ ２００１．Ｈｅ ｉｓ ｎｏｗ
ａ ｓｅｎｉｏｒ ｅｎｇｉｎｅｅｒ．Ｈｉｓ ｒｅｓｅａｒｃｈ ｉｎｔｅｒｅｓｔｓ ｉｎｃｌｕｄｅ ｗｉｒｅｌｅｓｓ ｅｏｍｍｕｎｉ．
（ ａｔｉｏｎ ａｎｄ ｌｎｏｂｉｌＰ ｃ０ｍｍｕｎｉｃａｔｉｏｎｓ．
2024年6月11日发(作者：聂含灵)
第５ｌ卷第１期
２０１１年１月
电讯技术
Ｅｎｇｉｎｅｅｒｉｎｇ
Ｖｏ１．５１ Ｎｏ．１
Ｊａｎ．２０１ｌ
文章编号：１００１—８９３Ｘ（２０１１）０１—００４５—０４
ＱＰＰ内交织器的架构设计与实现
刘钊元 ，俞 晖 ，徐友云 ，王海龙２，
（１．上海交通大学无线通信技术研究所，上海２００２４０；２．电信科学技术研究院无线移动通信国家重点实验室，
上海２（｝０２３３：３．联芯科技有限公司，上海２１３０２３３）
摘要：为达到较高的吞吐率，在Ｔｕｒｂｏ码并行译码时，需采用二次置换多项式（ＱＰＰ）内交织器。通
过理论分析，提出一种新的ＱＰＰ内交织器实现方法与架构。相比现有的实现方法，提出的实现方法
复杂度降低，计算简单，资源占用减少。软件仿真结果证明了该方法的正确性。
关键词：Ｔｕｒｂｏ码；并行译码；ＱＰＰ内交织器；架构；实现方法
中图分类号：ＴＮ９１ １．２２ 文献标识码：Ａ ｄｏｉ：１０．３９６９／ｊ．ｉｓｓｎ．１００１—８９３ｘ．２０１１．０１．０１０
Ａｒｃｈｉｔｅｃｔｕｒｅ Ｄｅｓｉｇｎ ａｎｄ Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ ａ ＱＰＰ Ｉｎｔｅｒｎａｌ Ｉｎｔｅｒｌｅａｖｅｒ
ＬＩＵ Ｚｈａｏ．ｙｌｔａｎ ，ＹＵ Ｈｕｉ ，ＸＵ Ｙｏｕ—ｙｕｎ ，ＷＡＮＧ Ｈａｉ—ｌｏｎｇ２，。
（１．Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｗｉｒｅｌｅｓｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ，Ｓｈａｎｇｈａｉ Ｊｉａｏｔｏｎｇ Ｕｎｉｖｅｒｓｉｔｙ，Ｓｈａｎｇｈａｉ ２００２４０，Ｃｈｉｎａ；
２．Ｓｔａｔｅ Ｋｅｙ Ｌａｂｏｒａｔｏｒｙ ｏｆ Ｗｉｒｅｌｅｓｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，Ｓｈａｎｇｈａｉ ２００２３３，Ｃｈｉｎａ；
３．Ｉ＿ｅａｄｃｏｒｅ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ．，Ｓｈａｎｇｈａｉ ２００２４０，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｉｎ ｏｒｄｅｒ ｔｏ ｇｅｔ ａ ｈｉｇｈ ｔｈｒｏｕｇｈｐｕｔ，ＱＰＰ（Ｑｕａｄｒａｔｉｃ Ｐｅｒｍｕｔａｔｉｏｎ Ｐｏｌｙｎｏｍｉａ１）ｉｎｎｅｒ ｉｎｔｅｒｌｅａｖｅｒ ｉｓ ａｄｏｐｔ—
ｅｄ ｆｏｒ Ｔｕｒｂｏ ｐａｒａｌｌｅｌ ｄｅｃｏｄｉｎｇ．Ｔｈｒｏｕｇｈ ｔｈｅｏｒｅｔｉｃａｌ ａｎａｌｙｓｉｓ．ａ ｎｅｗ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｍｅｔｈｏｄ ａｎｄ ａｒｃｈｉｔｅｃｔｕｒｅ ｉｓ
ｐｒｏｐｏｓｅｄ．Ｃｏｍｐａｒｅｄ ｗｉｔｈ ｔｈｅ ｅｘｉｓｔｉｎｇ ｍｅｔｈｏｄ，ｔｈｅ ｐｒｏｐｏｓｅｄ ｍｅｔｈｏｄ ｃａｎ ｒｅｄｕｃｅ ｔｈｅ ｃｏｍｐｌｅｘｉｔｙ ａｎｄ ｒｅｓｏｕｒｃｅ
ｃｏｎｓｕｍｐｔｉｏｎ ａｎｄ ｉｓ ｅａｓｉｌｙ ｃａｌｃｕｌａｔｅｄ，ａｎｄ ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔ ｓｈｏｗｓ ｔｈａｔ ｔｈｉｓ ｍｅｔｈｏｄ ｉｓ ｃｏｒｒｅｃｔ．
Ｋｅｙ ｗｏｒｄｓ：Ｔｕｒｂｏ ｃｏｄｅ；ｐａｒａｌｌｅｌ ｄｅｃｏｄｉｎｇ；ＱｐＰ ｉｎｔｅｒｎａｌ ｉｎｔｅｒｌｅａｖｅｒ；ａｒｃｈｉｔｅｃｔｕｒｅ；ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｍｅｔｈｏｄ
写内存冲突。３ＧＰＰ在ＬＴＥ标准中采用了二次置换
１ 引 言
Ｔｕｒｂｏ码…具有很好的纠错性能，提供了很高的
多项式（ＱＰＰ）交织器Ｌ３ 作为Ｔｕｒｏ码的内交织器，ｂ
ＱＰＰ交织器具有最大无冲突性质，在任意并行度下
都可以保证不会出现写内存冲突。
ＱＰＰ交织器需要满足在并行译码过程中能在一
传输可靠性，被第三代合作伙伴（３ＧＰＰ）采用为长期
演进技术（ＬＴＥ）等标准的信道编译码＿２］。ＬＴＥ标准
需要达到的吞吐率为３００ Ｍｂｉｔ／ｓ以上，因此，为了满
个时钟周期内产生多个交织地址用于多个子码块产
生的外信息的交织。ＱＰＰ交织器的实现可以采用基
足对吞吐率越来越高的要求，Ｔｕｒｂｏ码译码器需要采
用并行译码的方式译码，将接收的一个长码块分为
多个短的子码块，每一个子码块分别同时译码。在
于存储的方法，该方法将各种码长对应的交织地址
参数事先存储起来，但是这种方法需要占用较多的
存储资源，在ＬＴＥ标准中，存储所有１８８种码长所对
应的交织地址参数与解交织地址参数需要８ Ｍｂｉｔ左
右的存储空间。ＱＰＰ交织器的实现也可以采用电路
并行译码过程中，由交织器或解交织器完成外信息
的交织过程。如果交织器设计不当，就有可能造成
＊收稿日期：２０１０—１０—０９；修回日期：２０１０一ｌｌ一０８
基金项目：国家科技重大专项（２ｏｏ９ ０３００２—００３，２００９ＺＸ０３（Ｋｆ２—００５）
Ｆｏｕｎｄａｔｉｏｎ Ｉｔｅｍ：Ｔｈｅ Ｎａｔｉｏｎａｌ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｍａｊｏｒ Ｐｒｏｊｅｃｔ（Ｎｏ．２００９ＺＸ０３００２—００３，２００９ＺＸ０３００２—００５）
・
４５・
ｗｗｗ．ｔｅｌｅｏｎｌｉｎｅ．ｃｎ 电讯技术 ２０１１焦
实时计算的方法ｌ４Ｊ，这种方法需要存储一定量的计
算参数，电路也较复杂，每一个交织地址的产生都要
一
３现有ＱＰＰ交织器的架构设计与实现方法
现有的ＯＰＰ交织器的设计与实现方法主要有
个复杂度相当的电路来实现。
基于以上原因，本文从ＱＰＰ交织器的原理出
两种。一种是基于存储的方法，事先把交织器的参
数计算出来，存储在ＲＯＭ中，在并行译码过程中调
发，将交织地址拆分为存储块块号与块内地址，通过
对ＱＰＰ公式的理论分析与推导，得到并行译码时在
用即可。这种方法需要消耗较多的存储资源，在
ＬＴＥ标准中，总共有１８８种码长，要存储下所有码长
同一时刻各子块号之间的关系以及各块内地址之间
的关系，基于它们之间的关系，提出了一种资源占用
对应的交织地址与解交织地址大概需要８ Ｍｂｉｔ的存
少、电路简单的ＱＰＰ交织器的架构设计与实现方
法，满足Ｔｕｒｂｏ码高速并行译码的需求。Ｍｏｄｅｌｓｉｍ软
件仿真证明了该方法的正确性。
２ ＱＰＰ交织器的原理
一
个码块的长度为 、码块中位置为ｉ（０≤ｉ＜
）的数据经过ＱＰＰ交织器交织后的位置为Ｉｌ（ｉ），
与Ｔｌ（ ）满足以下关系：
『Ｉ（ｉ）＝（ ・ｉ＋／２・ｉ。）ｒｏｏｄ Ｋ
其中 和 由数据块的长度 决定， 为奇数，
为偶数，它们的值满足ＱＰＰ交织器最大无冲突的性
质，一般
．
和 的取值需通过计算机的搜索得到。
在并行译码时，假设码长为 的码块分为 个
码长为 的子码块，满足：Ｋ＝Ｗ×Ｍ，在并行译码
过程中在任意时刻 需要同时产生 个交织地址：
ｌｌ（ｉ＋ｌＭ）（０≤ｆ＜Ｗ），以上 个交织地址中任意
两个ｎ（ｉ＋ｚｌ ）、Ｊ１（ｉ＋１２Ｍ）（０≤ｚｌ，Ｚ２＜Ｗ，ｚｌ≠
ｆ，）满足ｌ５』：
１１（ｉ＋ｆ１ ）ｍｏｄ Ｍ＝１１（ｉ＋Ｚ，Ｍ）ｒｏｏｄ Ｍ
ＩＩ（ｉ＋ｆ ）ｍｏｄ Ｍ表示对应的小码块产生的外信
息在交织时写入对应的存储块的块内地址。因此，
就得到了ＱＰＰ交织器的第一条性质： 个子码块在
译码时产生的外信息在交织时会被写入各存储块相
同的块内地址。
此外，ＱＰＰ交织器还满足如下的第二条性质ｌ６Ｊ：
对任意的０≤Ｚｌ，Ｚ２＜Ｗ（Ｚｌ≠１２）都满足：
｝丌（ｉ＋ｆｌ ）Ｉ ｉ Ｉｌ（ｉ＋１２Ｍ）『
Ｊ≠Ｌ一— 广
其中ＬＡ 表示小于等于Ａ的最大整数。
以上两条性质保证了 个外信息各自会被写
入不同的存储块，不会有写内存冲突，在译码过程
中，交织（解交织）地址生成器只需要生成外信息要
写入的 个存储块块号和一个块内地址。
・
４６・
储空间，这种方法代价太大。
第二种方法是基于电路实时计算的方法，文献
［４］提出了一种实时计算的电路架构设计，该方法
采用了 个递推单元来分别得到 个交织地址，
这 个递推单元相互之间有联系，但复杂度相当。
这种实时计算的电路设计仍然较为复杂：首先，每一
个递推单元都具有较为复杂的电路，而且需要存储
较多的参数，要占用一定量的存储资源；其次，在计
算出 个交织地址ｌｌ（ｉ＋ｌＭ）（０≤ｚ＜Ｗ）后，每一
个递推单元还需要一个地址转换单元将这些交织地
址单独转换为交织时外信息要写入的存储块的块号
与写入该存储块的块内地址。
４一种新的ＱＰＰ交织器的架构设计与实现
方法
码长为Ｋ的码块分为 个码长为 的子码
块，在并行译码过程中在任意时刻 需要同时产生
个交织地址：ＩＩ（ｉ＋１Ｍ）（０≤Ｚ＜Ｗ），经过推导可
以得到以下公式：
几（ｉ＋１Ｍ）＝１Ｔ（ｉ＋（ｆ一１）Ｍ）＋ｈ（ｉ，Ｚ）ｍｏｄ Ｋ，
１≤Ｚ＜Ｗ （１）
其中：
ｆ【 （
ｈ（ｉ，ｆ）＝ｈ（
０， ）＝ ＋
一１，ｆ）＋２Ｍｆ２
（２ 一 ） ｍ０
ｍｏｄ Ｋ，１≤ｉ＜Ｍ
ｄ Ｋ （２）
从公式（１）和（２）可以知道，只要得到了ｎ（ｉ）
（０≤ｉ＜Ｍ）就可以递推得到ＩＩ（ｉ＋ｌＭ）（１≤Ｚ＜Ｗ），
Ｉｌ（ｉ）可以通过递推的方式计算得到：
Ｉｉ（ｉ＋１）＝（ （ ＋１）＋ｆ２（ 十１） ）ｍｏｄ Ｋ＝
ｌ Ｉ（ｉ）＋（ ＋Ｉ厂２＋２厂２ｉ）ｍｏｄ Ｋ＝
ｌ１（ｉ）＋（ ＋ｆ２）ｍｏｄ Ｋ＋ｇ（ｉ） （３）
其中：
ｇ（ｉ）＝（２ｆ２ ）ｍｏｄ Ｋ＝ｇ（ｉ一１）＋（ ）ｍｏｄ Ｋ（４）
Ｉｌ（ｉ）初始值为¨（０）＝０，ｇ（ｉ）初始值为ｇ（０）
＝
０。ｌＩ（ｉ）的电路递推结构如图１所示。
第１期 刘刊元等：ＱＶｔ １人Ｊ交织器的架卡勾设计与实现 第２６６期
１ ｌｌ（ｉ）的电路递作结构
Ｆｉｇ．１ Ｒｅ（￣ｌｔＩＩＮｉｘ，ｅ ｃｉｒ（－Ｌｌｉｔ ｏｆ Ｉ ｆ（ｉ）
ｊ己Ｒａｍ一 ｒ 卡Ⅱ ｒ， 一ａｄｄｌ‘ （０≤ｉ＜＂，０≤ｊ－＜
）分别代表第（ ＋１）个子码块洋码生成的外信息
在时刻ｉ需写入的存储块块弓与块内地址，则由
Ｉ１（ｉ）就可以汁算得到：
ｍ
？＝ｌ ，舶ｍ＿ａｄｄｒ？＝ ） ＂
由ＱＰＰ交织器的性质１可以知道：Ｒａｍ～ａ＆ｔｄ，
＝
Ｒａｍ—ａｄｄｒ？，其中１≤． ＜ ，为了得到完整的交织
地址，只需得到Ｒａｍ ｉｄｖ￣＇（１≤ ＜ ）即町
由公式（２）可以得到：
ｆ ｉＩ ＋．／￣（２１＿】）
【鱼 —Ｌ： ：二ｌｌ 『 ）ｉｊ’Ｉ＋ ，１≤ ＜…
由公式（５）町以知道 血 Ｊ为一个整数，Ｌ大Ｊ
此，由公式（１）ｆ１Ｉ以得到：
Ｌ＿（ ±— ）一（” 二 ±— ！上）１一
Ｌ 一Ｌ ．Ｗ 一一
（１ ＋ 一）ｆ１ ｘｌ
１≤，＜
即：
舶ｍ一 ｆ＿（ 一 ＋ｌ ）１ 从ｌ ，
１≤ｆ＜ （６）
从公式（５）和（６）可以看到，计算得到ＲａⅢｉｄｘ？
后可以递推得剑Ｒａｍ一 州（１≤ ＜ ），只要事先仔
储好参数（／ ｌ＋
．
（２１—１）＂）ｒｏｏｄ （Ｉ≤，＜＂¨）和
２Ｊ ｍｏｄ ，不妨ｉ己７ ）＝（
．
，、ｌ十／ （２ｆ一１ ｊ Ｍ）Ｉｌｌｏｄ ，１
≤／＜ ，通过递推得到 Ｊｉ就叮以进…‘步递
推得到Ｒａｍ ｉｄｖ：（１≤ ＜ ）
住ＩｊｒＥ标准巾， ｊ ＝８时，对任意的Ｉ８８种码
长，囚为 为奇数，
．
为偶数，参数％（Ｉ≤ｌ＜ ）都
是有规律性地再复，如当 ：４０时， （１≤ｚ＜ＩＦ）＝
［５，１，５，１，５，１，５］．因此只需要存储［５，Ｊ＿两个数即
可；当Ｋ＝２ ０４８ｔ￣寸， （１≤ｚ＜Ｗ）＝ｌ７，７，７，７，７，７，
７］，因此只需要存储［７，７］两个数即可；２ ｍ ）ｄ 的
值为０或４。
为了进一步简化计算，定义：
＾
ｆ ＝（ ）ｍｏｄ ，１≤ ＜
１Ｌ ，
＝
（ 一ｌ＋２ ｒｏｏｄ Ｗ）ｒｏｏｄ ，１≤ｉ＜Ｍ
这样公式（６）就等效为
Ｒａｍ—ｉｄｘ （Ｒａｍ一 ＋Ｕ ）ｒｏｏｄ Ｗ，１≤ｚ＜Ｗ（７）
综合以上分析，本文提出一种新的ＱＰＰ交织器
实现方法：首先根据公式（３）和（４）递推计算得到
Ｒａｍ—ｉｄｘ？和Ｒａｍ一￣ｔｄｒ￣，然后根据公式（７）由Ｒａｍ一
？推导得到Ｒａｍ— （１≤ｚ＜ ），从而得到整个
交织地址，整个计算过程只需存储参数２ ｒｏｏｄ Ｗ和
部分 ，占用极少的存储资源。对应以上实现方法，
存在一种新的ＱＰＰ交织器实现架构，包括第一交织单
兀、第二交织单元和存储单元，如图２所示。
控
圈２新的ＱＰＰ交织器实现架构
Ｆｉｇ．２ Ｉ３１ｅ ｉｌｅｘ￣ａｒｃｈｉｔｅｃｔｕｒｅ ｏｆ ＱＰＰ ｉｎｔｅｒｌｅｍ ｅｒ
其中：第一交织单元用于计算出Ｒａｍ 以
及Ｒａｍ一（ｚ胁？；第二交织单元依据Ｒａｍ一 ？来快
速计算出Ｒａｍ— （１≤ ＜Ｗ）；存储单元提供第二
交织单元计算昕需参数Ｚ ｒｏｏｄ Ｗ和部分％。第一
交织单元先采用图１所示的电路结构递推得到
ｌＩ（ｉ），为进一步计算得到Ｒａｍ— 和Ｒａｍ—ａｄ—
ｄｒ？，如当ＩＶ＝８时，可以采用如图３所示的结构ｌ 。
ｎ（
３得到存储块块号与块内地址的结构
Ｆｉｇ ３：Ｄｃｈｉｔｅｃｔｕｒｅ ｏｌ ｇｅｔｔｉｎｇ ＲＡＭ—ｂｌｏｃｋ ｉｎｄｅｘ ａｎｄ ｉｎｎｅｒ ａｄｄｒｅｓｓ
・
４７・
ＶＯＷＳ／．ｔｅｌｅｏｎｌｉｎｅ．ｃｎ 电讯技术 ２０１１龟
第二交织单元的结构图如图４所示。
卜＿＿一Ｉ ｌ 取 加
甜 器余 法 器 Ｒａｍ ｉｄｘ
图４第二交织单元结构图
Ｆｉｇ．４ Ｔｈｅ ａｒｃｈｉｔｅｃｔｕｒｅ ｏｆ ｔｈｅ ｓｅｃｏｎｄ ｉｎｔｅｒ１ｃａｖｅ ｕｎｉｔ
５方法优越性与仿真结果
当 ＝８时，对ＬＴＥ中１８８种码长，本文的实现
方法需要的存储资源为：１８８×（３＋３＋３）：
１ ６９２ ｂｉｔ，相比基于存储的方法所需的８ Ｍｂｉｔ空问大
大减少。相比文献［４］提出的实时计算的电路架构
设计所需的 个与图１所示的递推结构复杂度相
＿
１●Ｊ
＿
］ Ｊ １ ｊ
ｌ
］
寸
Ｊ
当的电路和 个图３所示的计算结构，本文设计的
架构电路大大简化，只需１个图ｌ所示的递推结构、
１个图３所示的计算结构和１个第一交织单元的实
现结构，而第二交织单元的实现结构很简单，总体复
杂度得到降低。
本文采用Ｍｏｄｅｌｓｉｍ软件根据ＬＴＥ中ＱＰＰ交织
器的参数配置对１８８种码长进行ｌ『功能仿真，结果
证明了本文所提出的方法的正确性，其中码长 为
４０时对应的功能仿真结果如图５所示，
图５ Ｍｏｄｅｌｓｉｍ仿真结
Ｆｉｇ．５ Ｓｉｍｕｌａｔｉｏｎ ｒｅｓｔｄｔ ｂｙ Ｍｏｄｄｓｉｍ
６结论
通过对Ｔｕｒｂｏ码交织过程的分析以及对ＱＰＰ交
织器公式的理论推导，本文给出了一种新的ＱＰＰ交
织器的架构设计与实现方法。该方法复杂度低，计
算简单，占用的存储资源少，能快速地计算出并行译
码时外信息所需写入的存储块块号与块内地址。
Ｍｏｄｅｌｓｉｍ仿真结果验证了该方法的止确性 、该方法
・
４８・
可用于Ｔｕｒｂｏ码高速并行译码，快速完成交织（解交
织）过程，以取得较高的吞吐率。
参考文献：
Ｂｅｒｒｏｕ Ｃ．Ｇｌａｖｉｅｕｘ Ａ，Ｔｈｉｔｉｍａｊｓｈｉｍａ Ｐ．Ｎｅａｒ Ｓｈａｎｎｏｎ Ｌｉｍｉｔ
Ｅｒｒｏｒ——Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｉｎｇ ａｎｄ Ｄｅｃｏｄｉｎｇ：Ｔｕｒｂｏ——Ｃｏｄｅｓ
Ｃ １／／Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｃｏｍｍｕｎｉ—
ｃａｔｉｏｎｓ．Ｇｅｎｅｖａ．Ｓｗｉｔｚｅｒｌａｎｄ：ＩＥＥＥ．１９９３：ｌ０６４一ｌ０７０．
３ＧＰＰ ＴＳ３６．２１２ Ｖ８．６．０，３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏ．
ｅｃｔ：Ｔｅｃｈｎｉｃａ】Ｓｐｅｃｉｉｆｃａｔｉｏｎ Ｇｒｏｕｐ Ｒａｄｉｏ Ａｃｃｅｓｓ Ｎｅｔｗｏｒｋ；Ｅ．
ｖｏｌｖｅｄ Ｕ ｖｃｒｓａｌ Ｔｅｒｒｅｓｔｒｉａｌ Ｒａｄｉｏ Ａｃｃｅｓｓ（Ｅ—ＵＴＲＡ）；Ｍｕｌ—
ｔｉｐｌｅｘｉｎｇ ｎａｄ ｅｈａｎｎｅｌ ｃｏｄｉｎｇ（Ｒｅｌｅａｓｅ ８）［ＳＪ．
Ｔａｋｅｓｈｉ￡ａ ０ Ｙ．Ｃｏｓｔｅｌｌｏ Ｄ Ｊ．Ｎｅｗ ｄｅｔｅｔｍｉｎｉｓｔｉｃ ｊｎｔｅｒｌｅａｖｅｒ
ｄｅｓｉｇｎｓ ｆｏｒ ｔｒｕｂｏ ｃｏｄｅｓ［Ｊ Ｊ．ＩＥＥＥ Ｔｍｎｓａｃｔｉｏｎｓ ｏＮ Ｉｆｎｏｒｒｍｔｉｏｎ
Ｔｈｅｏｒｙ．２０００，４６（６）：Ｉ９８８—２００６．
Ｓｈｕｅｎｎ—Ｇｉ Ｉ￡ｅ．Ｃｈｕｎｇ—Ｈｓｕａｎ Ｗａｎｇ．Ｗｅｒｎ—Ｈｏ Ｓｈｅｅｎ．
Ａｒｃｈｉｔｅｅｔｍ＇ｅ Ｄｅｓｉｇｎ ｏｆ ０ＰＰ Ｉｎｔｅｒｌｅａｖｅｒ ｆｏｒ Ｐａｒａｌｌｅｌ Ｔｕｒｂｏ Ｄｅ—
ｃｏｄｉｎｇ［Ｃ］／／Ｐｒｃ￣：ｅｅｓｉｎｇｓ ｏｆ Ｖｅｈｉｃｕｌａｒ ＴｅｃｈｎｏｌｏＫｙ Ｃｏｎｆｅｒ・
］
ｅｎｃｅ．Ｔａｉｌｍｑ． １
＿
、
＿¨
ａｉｗａｎ：ＩＥＥＥ，２０１０：１—５．
Ｃｈｉ￣ａｎｇ Ｍａ，Ｐｉｎｇ Ｌｉｎ．Ｅｆｆｉｃｉｅｎｔ ｉｎｏｌｅｍｅｎｔａｆｉｏｎ ｏｆ ｑ｜ ｃ
ｐｅｒｍｕｔａｔｉｏｎ ｐｏｌｙ￣Ｄｍｉａｌ ｉｎｔｅｄｅａｖｅｒ ｉｎ ｔｍ＇ｍ ｃｏｄｅｓｌＣｊ／／Ｐｒｏ—
ｃｅｅｓｉｎ，ｏｓ ｏｆ ，ｌｎｔｅｍａｔｉｏｍｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｗｉｅｒｌｅｓｓ Ｇｏｒｔｍｍｎｉｅａｌｉｏｍ
＆ｓｉ ＿Ｉａｌ Ｐｒｏｃｅｓｓｉｎｇ．Ｎ ，Ｃｈｉｍ：ＩＥⅡ，￣００９；卜５．
Ｓｕｎ—Ｊ，Ｔａｋｅｓｈｉｔａ一０ Ｙ．１ｎｔｅｒｌｅａｖｅｒｓ ｆｏｒ ｔｒｕｂｏ ｃｏｄｅｓ ｕｓｉｎｇ
ｐｅｎｎｕｔａｔｉｏｎ ｐｏｌｙｎｏｍｉａｌｓ ｏｖｅｒ ｉｎｔｅｇｅｒ ｒｉｎｇｓ ｌ Ｊ ｊ．ＩＥＥＥ Ｔｒａｍ－
ａｃｔｉｏｎｓ ｏｎ Ｉｎｆｏｒｍａｔｉｏｎ Ｔｈｅｏｒｙ，２００５，５１（１）：１０１一ｌ１９．
作者简介：
刘钊元（１９８７一），男，江西萍乡人，２００９年获学士学位，
现为硕士研究牛，主要研究方向为无线通信；
ＨＵ Ｚｈａｏ一Ⅷａｎ ｗａｓ ｂｏｍ ｉｎ Ｐｉｎｇｘｉａｎｇ。Ｊｉａｎｇｘｉ Ｐｒｏｖｉｎｃｅ．ｉｎ
１９８７．Ｈｅ ｒｅｃｅｉｖｅｄ ｔｈｅ Ｂ．Ｓ．ｄｅｇｒｅｅ ｉｎ ２００９．Ｈｅ ｉｓ ｎｏｗ ａ ｇｒａｄｕａｔｅ
ｓｔｕｄｅｎｔ．Ｈｉｓ ｒｅｓｅａｒｃｈ ｄｉｒｅｃｔｉｏｎ ｉｓ ｗｉｒｅｌｅｓｓ ｃｏｍｍｕｎｉｃａｔｉｏｎ．
Ｅｍａｉｌ：ｌｉｕｚｈａｑｙｕａｎ＠ｓ ｕ．ｅｄｕ．ｃｎ
俞晖（１９６９一），男，上海人，１９９１年获学士学位，１９９４
年获硕士学位，现为讲师，主要研究方向为无线通信；
ＹＵ Ｈｕｉ ｗａｓ ｂｏｍ ｉｎ Ｓｈａｎｇｈａｉ．ｉｎ １９６９．Ｈｅ ｒｅｃｅｉｖｅｄ ｔｈｅ Ｂ．Ｓ．
ｄｅｇｒｅｅ ｉｎ ｌ９９ｌ ａｎｄ ｔｈｅ Ｍ．Ｓ．ｄｅｇｒｅｅ ｉｎ １９９４．Ｈｅ ｉｓ ｎｏｗ ａ ｌｅｃｔｕｒｅｒ．
Ｈｉｓ ｒｅｓｅａｒｃｌｌ ｄｉｒｅｃｔｉｏｎ ｉｓ ｗｉｒｅｌｅｓｓ ｃｏｍｍｕｎｉｃａｔｉｏｎ．
Ｅｍａｉｌ：）￣ｈｕｉ＠ ｔｕ．ｅｄｕ．ｅｎ
徐友云（１９６３一），男，浙江兰溪人，１９８５年获学士学位，
１９８８年获硕士学位，１９９２年获博士学位，现为教授、博士生
导师，主要研究方向为移动通信与个人通信；
ＸＵ Ｙｏｕ—ｖｕｎ ｗａｓ ｂｏｍ ｉｎ Ｉａｎｘｉ，Ｚｈ￣ｉａｎｇ Ｐｒｏｖｉｎｃｅ，ｉｎ １９６３．
Ｈｅ ｒｅｃｅｉｖｅｄ ｔｈｅ Ｂ．Ｓ．ｄｅｇｒｅｅ ｉｎ １９８５，ｔｈｅ Ｍ．Ｓ．ｄｅｇｒｅｅ ｉｎ １９８８ ａｎｄ
ｔｈｅ Ｐｈ．Ｄ．ｄｅｇｒｅｅ ｉｎ １９９２．Ｈｅ ｉｓ Ｈｏｗ ａ ｐｍｆｅｓｓｏｒ ａｎｄ ａｌｓｏ ｔ｝ｌｅ Ｐｈ．
Ｄ．ｓｕｐｅｒｖｉｓｏｒ．Ｈｉｓ ｒｅｓｅａｒｃｈ ｉｎｔｅｒｅｓｔｓ ｉｎｃｌｕｄｅ ｍｏｂｉｌｅ ｃｏｍｍｔｍｉｃａｔｉｏｒｌ￥
ａｎｄ ｐｅｘ￣ｏｎａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ．
Ｅｍａｉｌ：ｙｙｘｕ＠ｖｉｐ．ｓｉｎａ．ｃｏｍ
王海龙（１９７６一），男，上海人，高级工程师，主要研究方
向为无线通信、移动通信。
ＷＡＮＧ ｔｔａｉ—ｌｏｎｇ ｗａｓ ｂｏｍ ｉｎ Ｓｈａｎｇｈａｉ，ｉｎ １９７６．Ｈｅ ｒｅｃｅｉｖｅｄ
ｔｈｅ Ｂ．Ｓ．ｄｅｇｒｅｅ ｉｎ １９９８ ａｎｄ ｔｈｅ Ｍ．Ｓ．ｄｅｇｒｅｅ ｉｎ ２００１．Ｈｅ ｉｓ ｎｏｗ
ａ ｓｅｎｉｏｒ ｅｎｇｉｎｅｅｒ．Ｈｉｓ ｒｅｓｅａｒｃｈ ｉｎｔｅｒｅｓｔｓ ｉｎｃｌｕｄｅ ｗｉｒｅｌｅｓｓ ｅｏｍｍｕｎｉ．
（ ａｔｉｏｎ ａｎｄ ｌｎｏｂｉｌＰ ｃ０ｍｍｕｎｉｃａｔｉｏｎｓ．