2024年6月13日发(作者：鄢鸿畅)
竭诚为您提供优质文档/双击可除
pcie总线规范
篇一：pcie总线标准简介
《pci-e1.0到3.0总线标准简介》
pci-express是最新的总线和接口标准，它原来的名称
为“3gio”，是由英特尔提出的，很明显英特尔的意思是它
代表着下一代i/o接口标准。交由pci-sig(pci特殊兴趣组
织)认证发布后才改名为“pci-express”。这个新标准将全
面取代现行的pci和agp，最终实现总线标准的统一。它的
主要优势就是数据传输速率高，目前最高可达到10gb/s以
上，而且还有相当大的发展潜力。pciexpress也有多种规格，
从pciexpress1x到pciexpress16x，能满足现在和将来一定
时间内出现的低速设备和高速设备的需求。能支持
pciexpress的主要是英特尔的i915和i925系列芯片组。当
然要实现全面取代pci和agp也需要一个相当长的过程，就
象当初pci取代isa一样，都会有个过渡的过程。
pciexpress(以下简称pci-e)采用了目前业内流行的点
1 29
对点串行连接，比起pci以及更早期的计算机总线的共享并
行架构，每个设备都有自己的专用连接，不需要向整个总线
请求带宽，而且可以把数据传输率提高到一个很高的频率，
达到pci所不能提供的高带宽。相对于传统pci总线在单一
时间周期内只能实现单向传输，pci-e的双单工连接能提供
更高的传输速率和质量，它们之间的差异跟半双工和全双工
类似。
pci-e的接口根据总线位宽不同而有所差异，包括x1、
x4、x8以及x16，而x2模式将用于内部接口而非插槽模式。
pci-e规格从1条通道连接到32条通道连接，有非常强的伸
缩性，以满足不同系统设备对数据传输带宽不同的需求。此
外，较短的pci-e卡可以插入较长的pci-e插槽中使用，
pci-e接口还能够支持热拔插，这也是个不小的飞跃。
pci-ex1的250mb/秒传输速度已经可以满足主流声效芯片、
网卡芯片和存储设备对数据传输带宽的需求，但是远远无法
满足图形芯片对数据传输带宽的需求。因此，用于取代agp
接口的pci-e接口位宽为x16，能够提供8gb/s的带宽，远
远超过agp8x的2.1gb/s的带宽。
尽管pci-e技术规格允许实现x1(250mb/秒)，x2，x4，
x8，x12，x16和x32通道规格，但是依目前形式来看，pci-ex1
和pci-ex16已成为pci-e主流规格，同时很多芯片组厂商
在南桥芯片当中添加对pci-ex1的支持，在北桥芯片当中添
2 29
加对pci-ex16的支持。除去提供极高数据传输带宽之外，
pci-e因为采用串行数据包方式传递数据，所以pci-e接口
每个针脚可以获得比传统i/o标准更多的带宽，这样就可以
降低pci-e设备生产成本和体积。另外，pci-e也支持高阶
电源管理，支持热插拔，支持数据同步传输，为优先传输数
据进行带宽优化。
pci-e3.0规范：
pci-e1x(3.0标准)采用单向10g的波特率进行传输，由
于每一字节为10位(1位起始位，8位数据位，1位结束位)，
所以单向传输速率为10g/10=1000mb/s(1000兆字节每秒)，
由此可以计算出来pci-e16x(3.0标准)的单向传输速率为
1000mb/s*16=16gb/s，双向传输速率为32gb/s，
pci-e32x(3.0标准)的双向传输速率高达64gb/s，该规范将
于20xx年正式发布.
pci-e2.0规范：
pci-e1x(2.0标准)采用单向5g的波特率进行传输，由
于每一字节为10位(1位起始位，8位数据位，1位结束位)，
所以单向传输速率为5g/10=500mb/s(500兆字节每秒)，由
此可以计算出来pci-e16x(2.0标准)的单向传输速率为
500mb/s*16=8gb/s，双向传输速率为
16gb/s，pci-e32x(2.0标准)的船速速率为32gb/s，目
前p43,p45,p55及以上主板均带有pci-e16x(2.0标准)插槽.
3 29
pci-e1.0规范：
pci-e1x(1.0标准)采用单向2.5g的波特率进行传输，
由于每一字节为10位(1位起始位，8位数据位，1位结束位)，
所以传输速率为2.5g/10=250mb/s(250兆字节每秒)，由此
可以计算出来pci-e16x的单向传输速率为
250mb/s*16=4gb/s，双向传输速率为8gb/s。目前p43以下
主板(不含p43)采用pci-e16x(1.0标准)，pcie-104express
以及pcie-104采用pci-e1.0规范。
篇二：pcie2.0总线规范
pciexpress
basespecification
Revision2.0
december20,20xx
2
RevisionRevisionhistorydate
1.0initialrelease.07/22/02
1.0aincorporatederratac1-c66ande1-e4.17.04/15/03
1.1incorporatedapprovederrataandecns.03/28/05
2.0added5.0gt/sdatarateandincorporatedapprovederrat
a
4 29
andecns.
12/20/06
pci-sigdisclaimsallwarrantiesandliabilityfortheuseo
fthisdocumentandtheinformation
containedhereinandassumesnoresponsibilityforanyerro
rsthatmayappearinthisdocument,nor
doespci-sigmakeacommitmenttoupdatetheinformationcon
tthepci-sigofficetoobtainthelate
strevisionofthisspecification.
questionsregardingthepciexpressbasespecificationorm
embershipinpci-sigmaybe
forwardedto:
membershipservices
e-mail:*************************
phone:503-619-0569
Fax:503-644-6708
technicalsupport
5 29
*******************
disclaimeR
thispciexpressbasespecificationisprovided“asis”
withnowarrantieswhatsoever,including
anywarrantyofmerchantability,noninfringement,fitnes
sforanyparticularpurpose,orany
warrantyotherwisearisingoutofanyproposal,specificat
ion,-sigdisclaimsall
liabilityforinfringementofproprietaryrights,relatin
gtouseofinformationinthisspecification.
nolicense,expressorimplied,byestoppelorotherwise,to
anyintellectualpropertyrightsis
grantedherein.
pci,pciexpress,pcie,andpci-sigaretrademarksorregist
eredtrademarksofpci-sig.
allotherproductnamesaretrademarks,registeredtradema
6 29
rks,orservicemarksoftheirrespective
owners.
copyright20xx-20xxpci-sig
pciexpRessbasespeciFication,ReV.2.0
3
contents
objectiVeoFthe
..............................................21doc
ument
...................................................
......21documentation
..............................................22teR
msand
...................................................
7 29
..........23ReFeRence
...................................................
.........291.
...................................................
.................
.....31
geneRationi/o
............................31
Ress
...................................................
.......33
RessFabRic
8 29
.......................................35
...................................................
...................35
...................................................
.......................36
.......................................
...................................................
..........................39
...................................................
.......40
...................................................
...40
RessFabRictopology
9 29
.................40
ResslayeRing
...................................41
...................................................
.................
42
...................................................
.................42
...................................................
...................43
10 29
...................................................
........43
ctionlayeR
...............................47
ctionlayeR
.......................................47
sspaces,
.............................................48
...................................................
..........50
ctionlayeRpRotocol-packet
......51
11 29
...................................................
....51
...................................................
...54
...................................................
................56
...................................................
.......56
/
...................................................
....59
...................................................
12 29
..............61
,i/
.............................................66
...................................................
............69
.
...................................................
.................80
ngoFReceiVed
.......................................82
...................................................
............85
pciexpRes(pcie总线规
范)sbasespeciFication,ReV.2.0
13 29
4
...................................................
.........98
ction
.................................................10
0
...................................................
.......100
orderingandgranularityobservedbyaReadtr
.104
orderingandgranularityprovidedbyawritet
.105
lchannel(
14 29
...................................................
.105
lchannelidentification(Vcid)...........
...................................................
108
...................................................
...........109
...................................................
.............110
ngandReceiVebuFFeRFlow
.
.........111
...................................................
.............112
15 29
2024年6月13日发(作者：鄢鸿畅)
竭诚为您提供优质文档/双击可除
pcie总线规范
篇一：pcie总线标准简介
《pci-e1.0到3.0总线标准简介》
pci-express是最新的总线和接口标准，它原来的名称
为“3gio”，是由英特尔提出的，很明显英特尔的意思是它
代表着下一代i/o接口标准。交由pci-sig(pci特殊兴趣组
织)认证发布后才改名为“pci-express”。这个新标准将全
面取代现行的pci和agp，最终实现总线标准的统一。它的
主要优势就是数据传输速率高，目前最高可达到10gb/s以
上，而且还有相当大的发展潜力。pciexpress也有多种规格，
从pciexpress1x到pciexpress16x，能满足现在和将来一定
时间内出现的低速设备和高速设备的需求。能支持
pciexpress的主要是英特尔的i915和i925系列芯片组。当
然要实现全面取代pci和agp也需要一个相当长的过程，就
象当初pci取代isa一样，都会有个过渡的过程。
pciexpress(以下简称pci-e)采用了目前业内流行的点
1 29
对点串行连接，比起pci以及更早期的计算机总线的共享并
行架构，每个设备都有自己的专用连接，不需要向整个总线
请求带宽，而且可以把数据传输率提高到一个很高的频率，
达到pci所不能提供的高带宽。相对于传统pci总线在单一
时间周期内只能实现单向传输，pci-e的双单工连接能提供
更高的传输速率和质量，它们之间的差异跟半双工和全双工
类似。
pci-e的接口根据总线位宽不同而有所差异，包括x1、
x4、x8以及x16，而x2模式将用于内部接口而非插槽模式。
pci-e规格从1条通道连接到32条通道连接，有非常强的伸
缩性，以满足不同系统设备对数据传输带宽不同的需求。此
外，较短的pci-e卡可以插入较长的pci-e插槽中使用，
pci-e接口还能够支持热拔插，这也是个不小的飞跃。
pci-ex1的250mb/秒传输速度已经可以满足主流声效芯片、
网卡芯片和存储设备对数据传输带宽的需求，但是远远无法
满足图形芯片对数据传输带宽的需求。因此，用于取代agp
接口的pci-e接口位宽为x16，能够提供8gb/s的带宽，远
远超过agp8x的2.1gb/s的带宽。
尽管pci-e技术规格允许实现x1(250mb/秒)，x2，x4，
x8，x12，x16和x32通道规格，但是依目前形式来看，pci-ex1
和pci-ex16已成为pci-e主流规格，同时很多芯片组厂商
在南桥芯片当中添加对pci-ex1的支持，在北桥芯片当中添
2 29
加对pci-ex16的支持。除去提供极高数据传输带宽之外，
pci-e因为采用串行数据包方式传递数据，所以pci-e接口
每个针脚可以获得比传统i/o标准更多的带宽，这样就可以
降低pci-e设备生产成本和体积。另外，pci-e也支持高阶
电源管理，支持热插拔，支持数据同步传输，为优先传输数
据进行带宽优化。
pci-e3.0规范：
pci-e1x(3.0标准)采用单向10g的波特率进行传输，由
于每一字节为10位(1位起始位，8位数据位，1位结束位)，
所以单向传输速率为10g/10=1000mb/s(1000兆字节每秒)，
由此可以计算出来pci-e16x(3.0标准)的单向传输速率为
1000mb/s*16=16gb/s，双向传输速率为32gb/s，
pci-e32x(3.0标准)的双向传输速率高达64gb/s，该规范将
于20xx年正式发布.
pci-e2.0规范：
pci-e1x(2.0标准)采用单向5g的波特率进行传输，由
于每一字节为10位(1位起始位，8位数据位，1位结束位)，
所以单向传输速率为5g/10=500mb/s(500兆字节每秒)，由
此可以计算出来pci-e16x(2.0标准)的单向传输速率为
500mb/s*16=8gb/s，双向传输速率为
16gb/s，pci-e32x(2.0标准)的船速速率为32gb/s，目
前p43,p45,p55及以上主板均带有pci-e16x(2.0标准)插槽.
3 29
pci-e1.0规范：
pci-e1x(1.0标准)采用单向2.5g的波特率进行传输，
由于每一字节为10位(1位起始位，8位数据位，1位结束位)，
所以传输速率为2.5g/10=250mb/s(250兆字节每秒)，由此
可以计算出来pci-e16x的单向传输速率为
250mb/s*16=4gb/s，双向传输速率为8gb/s。目前p43以下
主板(不含p43)采用pci-e16x(1.0标准)，pcie-104express
以及pcie-104采用pci-e1.0规范。
篇二：pcie2.0总线规范
pciexpress
basespecification
Revision2.0
december20,20xx
2
RevisionRevisionhistorydate
1.0initialrelease.07/22/02
1.0aincorporatederratac1-c66ande1-e4.17.04/15/03
1.1incorporatedapprovederrataandecns.03/28/05
2.0added5.0gt/sdatarateandincorporatedapprovederrat
a
4 29
andecns.
12/20/06
pci-sigdisclaimsallwarrantiesandliabilityfortheuseo
fthisdocumentandtheinformation
containedhereinandassumesnoresponsibilityforanyerro
rsthatmayappearinthisdocument,nor
doespci-sigmakeacommitmenttoupdatetheinformationcon
tthepci-sigofficetoobtainthelate
strevisionofthisspecification.
questionsregardingthepciexpressbasespecificationorm
embershipinpci-sigmaybe
forwardedto:
membershipservices
e-mail:*************************
phone:503-619-0569
Fax:503-644-6708
technicalsupport
5 29
*******************
disclaimeR
thispciexpressbasespecificationisprovided“asis”
withnowarrantieswhatsoever,including
anywarrantyofmerchantability,noninfringement,fitnes
sforanyparticularpurpose,orany
warrantyotherwisearisingoutofanyproposal,specificat
ion,-sigdisclaimsall
liabilityforinfringementofproprietaryrights,relatin
gtouseofinformationinthisspecification.
nolicense,expressorimplied,byestoppelorotherwise,to
anyintellectualpropertyrightsis
grantedherein.
pci,pciexpress,pcie,andpci-sigaretrademarksorregist
eredtrademarksofpci-sig.
allotherproductnamesaretrademarks,registeredtradema
6 29
rks,orservicemarksoftheirrespective
owners.
copyright20xx-20xxpci-sig
pciexpRessbasespeciFication,ReV.2.0
3
contents
objectiVeoFthe
..............................................21doc
ument
...................................................
......21documentation
..............................................22teR
msand
...................................................
7 29
..........23ReFeRence
...................................................
.........291.
...................................................
.................
.....31
geneRationi/o
............................31
Ress
...................................................
.......33
RessFabRic
8 29
.......................................35
...................................................
...................35
...................................................
.......................36
.......................................
...................................................
..........................39
...................................................
.......40
...................................................
...40
RessFabRictopology
9 29
.................40
ResslayeRing
...................................41
...................................................
.................
42
...................................................
.................42
...................................................
...................43
10 29
...................................................
........43
ctionlayeR
...............................47
ctionlayeR
.......................................47
sspaces,
.............................................48
...................................................
..........50
ctionlayeRpRotocol-packet
......51
11 29
...................................................
....51
...................................................
...54
...................................................
................56
...................................................
.......56
/
...................................................
....59
...................................................
12 29
..............61
,i/
.............................................66
...................................................
............69
.
...................................................
.................80
ngoFReceiVed
.......................................82
...................................................
............85
pciexpRes(pcie总线规
范)sbasespeciFication,ReV.2.0
13 29
4
...................................................
.........98
ction
.................................................10
0
...................................................
.......100
orderingandgranularityobservedbyaReadtr
.104
orderingandgranularityprovidedbyawritet
.105
lchannel(
14 29
...................................................
.105
lchannelidentification(Vcid)...........
...................................................
108
...................................................
...........109
...................................................
.............110
ngandReceiVebuFFeRFlow
.
.........111
...................................................
.............112
15 29