2024年7月14日发(作者：折思若)
U924数字串行IO模块
用户手册
版本号：1.0
第
1
页共6页
/
目录
一、硬件说明.............................................................................3
二、软件界面操作说明....................................................................4
第
2
页共6页
*************/*************
一、硬件说明
1.U924拥有1组输入和1组输出，接口类型：HD-15
a)
b)
c)
d)
面板接口采用为HD-15；
独立的主时钟、位时钟和帧时钟
拥有4个Data；
可选择信号的格式，字宽，位深
HD-15
第
3
页共6页
*************/*************
二、软件界面操作说明
1.此说明为使用AudioExpert软件，研发建议使用Siolab软件，使用更为方便
①连接设备以后，打开AudioExpert软件，进行通道设置，登录密码默认123
②在通道配置中创建通道，以及设置数据的格式
Lan:选择使用的Data数量，最大可选4
Channel:每个Data传输数据的通道数量，例如2Lan，channel8,则启用2个data引脚，每个data引进传输8路数
据，最大可选16
MSBFirst：数据第一位为高位
Justification：选择数据左/右对齐
第
4
页共6页
*************/*************
Framepulsewidth：帧脉冲宽度
Frameinvert：帧反转
Frameshiftleft：帧左移
Wordwidth:字宽，最高32位
BitDepth:位深，最高32位
MasterClksource:MCLK的时钟方向，可以外部/内部
Bit&frameDir:选择BLCK的时钟方向
BitClockEdgeSync:数据和BCLK的同步方向，可选在BCLK上升沿或者下降沿同步
在Clocks设置中：
MasterClkrate:可选择输入Masterclk的时钟频率
Mclk/Bclkratio:BCLK的时钟频率，这里Ratio为比值，例如MasterCLK需要49.152MHz,BCLK需要12.288MHZ
所以这里应该这里输入MCLK/BCLKRatio=49.152/12.288=4。
第
5
页共6页
*************/*************
3.配置完成以后，即可在快速工具，示波器与功率谱中使用AO或者AI输出或者采集
第
6
页共6页
*************/*************
2024年7月14日发(作者：折思若)
U924数字串行IO模块
用户手册
版本号：1.0
第
1
页共6页
/
目录
一、硬件说明.............................................................................3
二、软件界面操作说明....................................................................4
第
2
页共6页
*************/*************
一、硬件说明
1.U924拥有1组输入和1组输出，接口类型：HD-15
a)
b)
c)
d)
面板接口采用为HD-15；
独立的主时钟、位时钟和帧时钟
拥有4个Data；
可选择信号的格式，字宽，位深
HD-15
第
3
页共6页
*************/*************
二、软件界面操作说明
1.此说明为使用AudioExpert软件，研发建议使用Siolab软件，使用更为方便
①连接设备以后，打开AudioExpert软件，进行通道设置，登录密码默认123
②在通道配置中创建通道，以及设置数据的格式
Lan:选择使用的Data数量，最大可选4
Channel:每个Data传输数据的通道数量，例如2Lan，channel8,则启用2个data引脚，每个data引进传输8路数
据，最大可选16
MSBFirst：数据第一位为高位
Justification：选择数据左/右对齐
第
4
页共6页
*************/*************
Framepulsewidth：帧脉冲宽度
Frameinvert：帧反转
Frameshiftleft：帧左移
Wordwidth:字宽，最高32位
BitDepth:位深，最高32位
MasterClksource:MCLK的时钟方向，可以外部/内部
Bit&frameDir:选择BLCK的时钟方向
BitClockEdgeSync:数据和BCLK的同步方向，可选在BCLK上升沿或者下降沿同步
在Clocks设置中：
MasterClkrate:可选择输入Masterclk的时钟频率
Mclk/Bclkratio:BCLK的时钟频率，这里Ratio为比值，例如MasterCLK需要49.152MHz,BCLK需要12.288MHZ
所以这里应该这里输入MCLK/BCLKRatio=49.152/12.288=4。
第
5
页共6页
*************/*************
3.配置完成以后，即可在快速工具，示波器与功率谱中使用AO或者AI输出或者采集
第
6
页共6页
*************/*************