2024年7月15日发(作者：励以珊)

CR6850C设计指导

芯片特征：

·低成本、极少的外围元件

·PWM&PFM&CRM (周期复位模式)控制

·低启动电流 (约 8µA)、低工作电流 (约 2mA)

·电流模式控制

·欠压锁定(UVLO)

·内置同步斜坡补偿

·PWM频率外部可调

·轻载工作无音频噪音

·内置前沿消隐

·在输入 90V~264V的宽电压下可实现恒

·定最大输出功率

·周期电流限制

·GATE 引脚驱动输出高电平钳位 16.8V

·VDD 引脚过压保护 25.5V

·SOT-23-6L，SOP8 ，DIP-8 无铅封装

应用领域：

·AC/DC 电源适配器

·电池充电器

·开放式电源

·备用开关电源

·机顶盒开关电源

·384X 代替

·兼容：SG6848J&LD7535&OB2262&OB2263

管脚信息：

典型应用电路图：

第 1 页 共 23 页

一、芯片工作原理

1.功能概述：

CR6853 是用于 36W以内离线式开关电源 IC，其高集成度，低功耗的电流

模 PWM 控制芯片，该芯片适用于离线式 AC-DC 反激拓扑的小功率电源模块。

芯片可以通过外接电阻改变工作频率；在轻载和无负载情况下自动进入 PFM和

CRM，这样可以有效减小电源模块的待机功耗，达到绿色节能的目的。CR6850C

具有很低的启动电流，因此可以采用一个 2MOhm的启动电阻。为了提高系统

的稳定性，防止次谐波振荡，CR6850C内置了同步斜坡补偿电路；而动态峰值

限制电路减小了在宽电压输入(90V~264V)时最大输出功率的变化；内置的前沿

消隐电路可以消除开关管每次开启产生的干扰。CR6850C 内置了多种保护功能：

过压保护 、逐周期峰值电流限制、欠压锁定（可以用它实现短路和过流保护）

以及输出驱动的高电平钳位在 16.8V以下。而驱动输出采用的图腾柱和软驱动

有效降低了开关噪声。CR6850C 提供 SOT23-6L，SOT-8 和DIP-8 无铅封装。

由于 CR6850C 高度集成，使用外围元件较少。采用CR6850C 可以简化反

激式隔离 AC-DC开关电源设计，从而使设计者轻松的获得可靠的系统。

图1.1 CR6850C 内部框图

2.欠压锁定和启动电路：

⑴、CR6850C 具有如下两种启动方式：

1) 整流滤波前启动的方式, 其启动电路见图 1.2.1 所示；

2) 整流滤波后启动的方式，其启动电路见图 1.2.2 所示；

图 1.2.1 整流前启动 图1.2.2整流滤波后启动

第 2 页 共 23 页

3、系统的启动时间：

上面两种启动方式当电源上电开机时通过启动电阻

R

IN

给

V

DD

端的电容

C

1

充电,直到

V

DD

端口电压达到芯片的启动电压

V

TH(ON)

（典型值 15.3V）时

芯片才被激活并且驱动整个电源系统正常工作。在图 1.3.2 中系统的最大启动延

迟时间满足如下运算关系：



V

DD_ON

T

D_ON

R

IN

C

1

ln



1



VI

DCDD_ST

R

IN



其中：









I

DD_ST

：CR6850C的启动电流

T

D_ON

：系统的启动延迟时间

R

IN

：为 R1 与R2 电阻值之和

由于芯片具有低启动电流的特性并且考虑到空载的系统损耗，

R

IN

可以取得

较大，具体值可在 1.5MΩ~3MΩ 范围内选取,

C

1

推荐选用 10uF/50V。如果发

生保护，输出关断，导致辅助绕组掉电，

V

DD

端电压开始下降，当

V

DD

端电压

低于芯片的关闭电压

V

DD_OFF

（典型值 10.2V）时，控制电路关断，芯片消耗电

流变小，进入再次启动。

图 1. 3.1 典型启动电路

如果需要系统具有更快的启动时间且在系统成本允许的情况下，您可参考图

1.3.2 电路中

C

1

可以取得较小(但需要考虑系统的稳定性)，

R

IN

的取值可以取

得较大，这样既可缩短系统的启动时间同时也可降低系统空载时的待机功耗。

第 3 页 共 23 页

图 1.3.2 快速启动电路

4、启动电阻

R

IN

上最大损耗：

P

R

IN

,Mmax





V

DC,max

V

DD



2

R

IN



2

V

DC,max

R

IN

其中，

V

DC,max

是最大输入整流后电压。

对于一个通用输入（90Vac~264Vac），

V

DCx

=374V

,ma

P

R

IN

,max

374

2

93mW

1.510

6

5、正常工作频率

CR6850C 允许设计者根据系统的使用环境需要自行调整系统的工作频率,

其 PWM 频率为：50K－100K；CR6850C 的典型工作频率为 67kHz，其应用电

路如图 1.6，RI的取值决定了系统的工作频率，工作频率的设定可分别由以下公

式计算出来。

F

OSC



6700

(kHz)

RI(kOhm)

图 1.6 频率设置电路

虽然 CR6850C 推荐系统 PWM 的工作频率范围可为 50k~100kHz，但是芯

片系统性能优化主要是被设计在 50KHz~67KHz 的应用范围，在应用时请注意。

在 PCB layout时应尽可能使 RI 的接地端靠近芯片的 GND 端，以便减少干扰。

输入端

CR6850C FB 端口各电压阈值相对应的系统工作状态可通过下图表示。

第 4 页 共 23 页

图 1.7 .1 FB 端电压对应系统工作状态

0.9V~1.4V 为系统在空载或轻载时工作在 CRM 工作模式下的 FB 端电

压；1.2V~4.7V 为系统在常态工作模式下的 FB 端电压；4.7V 为系统开环状态

时FB端电压，FB端的短路电流典型值为 2.2mA。

CR6850C 采用传统的电流模式结构设计，其关断时间根据峰值电流调整，

通过与主开关管 MOSFET 源极相连接的电流反馈电阻 Rsense转化成电压反馈

到 CR6850C的 SENSE端来实现控制。在正常工作时，这个峰值电流与 FB 具

有如下关系式：

I

PK



V

FB

0.9

1.67R

S

V

FB

：FB端的电压。

R

S

：与主开关管 MOSFET 源极相连接的电流反馈电阻阻值。

注意事项：

1）.芯片在设计初始为了降低系统在空载或较轻负载的状态下系统整机的功

率损耗，系统正常工作时CR6850C FB 端允许的最大的输出电流

I

FBmax

≈

2.2mA，最小工作电流

I

FBmin

≈0.18mA；即流过光耦接收端集射极的电流

I

c

最

大为2.2mA 左右，最小为 0.18mA左右。假设光耦的最大传输比 CTR=0.8，系

统二次侧(次级) TL431 的工作电流仅由流过光耦发射端二极管的电流 IF 提供，

那么通过 Ic 折算到流过光耦发射端二极管的电流 IF 最大仅为 0.74mA,这个

电流将无法满足 TL431 的最小工作电流（1mA），所以在系统设计时，使用

CR6850C 设计的系统必须给次级 TL431 提供一个常态偏置电阻，使 TL431 工

作在正常的状态，否则系统的负载调整率或其他性能可能会发生异常,在 12V输

出的系统中，考虑空载或轻载时系统的损耗因素，推荐使用的偏置电阻阻值为

1kΩ。

2）.当

V

FB

=0.9~1.4V 时系统工作在 CRM 工作模式，如果系统出现可听及

的异音，请先检查芯片工作频率是否工作正常，如果你确认无误，请检查系统缓

冲吸收回路中的电容材质，如果使用的是普通压电陶瓷电容,那么当系统在CRM

工作状态时电容由于发生压电效应而产生异音是很可能的。这时请更换电容的材

质，如 MYLA，PEA，MEF或 CBB等薄膜类电容；考虑成本及电容体积大小

的因素，我们推荐使用 MYLA（缇纶）电容，在保证吸收回路效果的前提下可

第 5 页 共 23 页

以通过调整缓冲吸收回路中的电阻阻值来减少该电容的值有利于缩小电容体积

及降低系统成本。

3）.当系统工作在满载的情况下,如果系统出现可听及的异音时，请检查系统

是否工作正常，如果你确认无误，请检查芯片的 FB 端的电压波形是否较平滑，

如果发现较大的干扰请检查系统的 PCB layout 是否合理，对于较小的干扰可通

过外加滤波网络进行抑制，如图 1.7.2 中的

R

FB

及

C

FB

组成的低通滤波器，

这里

R

FB

，

C

FB

的取值不宜过大，比如 47 Ohm，1000 PF；根据系统的实际情

况，

R

FB

可以为0 Ohm。

R

FB

，

C

FB

的取值会影响系统的环路稳定，一般

C

FB

的

取值建议要≤4700PF。

图 1.7.2 FB 低通滤波器

4）、当系统工作在输出空载，轻载或满载转空载的情况下，如果发现输出端

电压在较大范围内波动时，首先确定电路设计、PCB layout 是否正确及环路是

否稳定，如果确定无误，请再次检查变压器给芯片供电的辅助绕组是否能保证系

统在输出空载或轻载的情况下芯片

U

DD

端的电压在 10.2V(UVLO 典型值)以

上，否则系统可能工作在 UVLO临界状态。值得注意的是变压器辅助线圈在设

计时需要把与

U

DD

端相连的整流二极管的管压降以及限流电阻的压降考虑进

去，另外还要考虑变压器层间耦合系数/强度的关系；耦合较弱时，空载时芯片

U

DD

端电压值较低，容易进入 UVLO状态，但是满载状态下

U

DD

端电压上升

较少；耦合过强，对提高空载时芯片

U

DD

端电压稳定系统有较大的帮助，但满

载状态下

U

DD

端电压上升较多，容易让芯片进入OVP 状态。考虑到系统满载

瞬间转空载或空载瞬间转满载时由于能量瞬变导致

U

DD

端电压下冲误触发

UVLO 的原因，在系统允许的输入电压范围内且系统输出为空载时建议芯片

U

DD

端电压要＞11.5V，特别要注意高端输入电压如 264V/50Hz时的情况。

6.

R

sense

输入端

CR6850C采用电流模式PWM控制技术，初级峰值电流通过电流检测电阻

R

sense

转化为电压反馈到Sense端。由于在开关管导通瞬间会有脉冲峰值电流，如

第 6 页 共 23 页

果此时采样电流值，会导致错误的控制。内置的前沿消隐（LEB）电路，就是为

了防止这种错误的控制。在开关管导通后，经过一段前沿消隐时间（典型 300ns）

才去控制电流限制比较器，可以为系统节省一个外部的 RC 网络。

如果由于Sense端的电流反馈信号前沿噪声干扰持续时间超过芯片内置的前

沿消隐(LEB)时间导致系统性能异常，可以考虑外接 R-C 网络，但建议 R-C 的

取值不宜过大，否则可能会引起电流反馈信号的失真过大，导致系统启动或输出

端短路时 MOSFE 漏源端电压

U

ds

过高等常见的系统异常现象。推荐 R-C 网络

的取值为：R≤680Ω，C≤1000PF。没有特别的需要，不建议外接 R-C 网络。

正常工作时，PWM 占空比由 FB端电压调整。

7.内置同步斜坡补偿

内置同步斜坡补偿电路增加电流检测电压的斜率，这可以改善系统闭环的稳

定性，防止电压毛刺产生的次谐波振荡振荡，减小输出纹波电压。

8. Gate 端驱动：

CR6850C 内置的功率MOSFET 通过一个专用的栅极驱动器控制。当提供

给 MOSFET 驱动能力差时会导致高的开关损耗；驱动能力强，EMI 特性会变

差。这就需要一个折衷的办法来平衡开关损耗和 EMI 特性，CR6850C内置的图

腾驱动电路设计可以优化驱动能力。这种控制原理可以在系统设计时，容易地获

得低的损耗和良好的 EMI 特性。

9、CRM 工作模式：

在轻载或空载时，CR6850C 进入 CRM 工作模式，工作频率降低。频率的

变化由取自电压反馈环的反馈电压控制，当反馈电压低于内部门限电压时，振荡

器频率线性减小到最小绿色工作频率，约 22kHz 左右（RI=100kΩ）。在此振荡

频率工作时，MOSFET的开关损耗和磁芯、电感、吸收电路等各部分的损耗均

减小，从而减小了总损耗。在正常工作或重载时，PWM频率增大到最大工作频

率，约 67kHz左右（RI=100kΩ），工作频率不受绿色工作模式的影响。

10.保护功能

1） 逐周期电流限制

在每个周期，峰值电流检测电压由比较器的比较点决定。该电流检测电压不

会超过峰值电流限制电压。保证初级峰值电流不会超过设定电流值。当电流检测

电压达到峰值电流限制电压时，输出功率不会增大,从而限制了最大输出功率。

2） 过压保护

当

U

DD

电压超过 OVP 保护点时，说明负载上发生了过压，首先关闭输出

GATE，同时内部泄流电路开启。该状态一直保持，直到

U

DD

端口电压降到

U

DD_OFF

后进入再次启动序列。发生过压保护后，如果

U

DD

端口电压超过箝位

电压阀值（典型 25.5V）时，内部箝位电路将

U

DD

电压箝位在 25.5V，以保护

CR6850C不被损坏，

U

DD

钳位电路能承受的电流大约为 10mA(rms)，如果系统

由于其他原因导致

U

DD

钳位电路动作后

U

DD

端电压仍然持续上升且超过芯

第 7 页 共 23 页

片的耐受能力，那么芯片就可能会被烧毁。

3)、过功率保护(OLP)：

芯片 SENSE端通过监控系统初级流过主开关管的电流信号活动，芯片能检

测到系统过流或过功率的状况。当系统输出发生过功率现象时，如果 SENSE 端

的电压

U

TH_OC

超过 0.75V(典型值)时，Gate 端输出脉宽将会被限制输出，这

时系统处于恒功率输出状态

P

out

U

out

I

out

，即如果增加输出负载电流，那么系

统输出电压相应会下降，芯片将使系统进入过功率保护(OLP)状态，Gate 会立即

关闭输出，芯片

U

DD

上的端口电压也随之被拉低进入到 UVLO_ON，然后芯

片重新启动，当故障依然存在时系统将重复上述现象（即打咯现象）。当系统进

入过功率保护状态时，系统损耗的平均功率非常低。

4)、欠压保护(UVLO)：

CR6850C 都内置有欠压保护电路(UVLO)，当

U

DD

端电压小于 10.2(Vmax)

时(考虑温度的影响建议设计参考值为 11.5V)，芯片就会进入欠压保护状态，这

时 Gate停止输出PWM。设计中需要检查交流输入全电压范围内，当输出负载

瞬间由满载转为空载时芯片的 Vdd 端电压是否受影响而误触发 UVLO,即

U

DD

端电压瞬时低于10.2V(考虑温度的影响建议设计参考值为11.5V)否则这样

很容易造成空载输出电压会不稳跳动的现象。

二、应用指导

图 2.1 所示为采用 CR6850C 的反激式隔离 AC-DC 转换器的基本电路原

理图，本部分将以该电路作为参考，来说明变压器设计、输出滤波器设计、元件

选择和反馈环路设计的方法。

图 2.1 采用 CR6850C 的反激式隔离AC- -- -DC 转换器的基本电路原理图

1.确定系统规格

2024年7月15日发(作者：励以珊)

CR6850C设计指导

芯片特征：

·低成本、极少的外围元件

·PWM&PFM&CRM (周期复位模式)控制

·低启动电流 (约 8µA)、低工作电流 (约 2mA)

·电流模式控制

·欠压锁定(UVLO)

·内置同步斜坡补偿

·PWM频率外部可调

·轻载工作无音频噪音

·内置前沿消隐

·在输入 90V~264V的宽电压下可实现恒

·定最大输出功率

·周期电流限制

·GATE 引脚驱动输出高电平钳位 16.8V

·VDD 引脚过压保护 25.5V

·SOT-23-6L，SOP8 ，DIP-8 无铅封装

应用领域：

·AC/DC 电源适配器

·电池充电器

·开放式电源

·备用开关电源

·机顶盒开关电源

·384X 代替

·兼容：SG6848J&LD7535&OB2262&OB2263

管脚信息：

典型应用电路图：

第 1 页 共 23 页

一、芯片工作原理

1.功能概述：

CR6853 是用于 36W以内离线式开关电源 IC，其高集成度，低功耗的电流

模 PWM 控制芯片，该芯片适用于离线式 AC-DC 反激拓扑的小功率电源模块。

芯片可以通过外接电阻改变工作频率；在轻载和无负载情况下自动进入 PFM和

CRM，这样可以有效减小电源模块的待机功耗，达到绿色节能的目的。CR6850C

具有很低的启动电流，因此可以采用一个 2MOhm的启动电阻。为了提高系统

的稳定性，防止次谐波振荡，CR6850C内置了同步斜坡补偿电路；而动态峰值

限制电路减小了在宽电压输入(90V~264V)时最大输出功率的变化；内置的前沿

消隐电路可以消除开关管每次开启产生的干扰。CR6850C 内置了多种保护功能：

过压保护 、逐周期峰值电流限制、欠压锁定（可以用它实现短路和过流保护）

以及输出驱动的高电平钳位在 16.8V以下。而驱动输出采用的图腾柱和软驱动

有效降低了开关噪声。CR6850C 提供 SOT23-6L，SOT-8 和DIP-8 无铅封装。

由于 CR6850C 高度集成，使用外围元件较少。采用CR6850C 可以简化反

激式隔离 AC-DC开关电源设计，从而使设计者轻松的获得可靠的系统。

图1.1 CR6850C 内部框图

2.欠压锁定和启动电路：

⑴、CR6850C 具有如下两种启动方式：

1) 整流滤波前启动的方式, 其启动电路见图 1.2.1 所示；

2) 整流滤波后启动的方式，其启动电路见图 1.2.2 所示；

图 1.2.1 整流前启动 图1.2.2整流滤波后启动

第 2 页 共 23 页

3、系统的启动时间：

上面两种启动方式当电源上电开机时通过启动电阻

R

IN

给

V

DD

端的电容

C

1

充电,直到

V

DD

端口电压达到芯片的启动电压

V

TH(ON)

（典型值 15.3V）时

芯片才被激活并且驱动整个电源系统正常工作。在图 1.3.2 中系统的最大启动延

迟时间满足如下运算关系：



V

DD_ON

T

D_ON

R

IN

C

1

ln



1



VI

DCDD_ST

R

IN



其中：









I

DD_ST

：CR6850C的启动电流

T

D_ON

：系统的启动延迟时间

R

IN

：为 R1 与R2 电阻值之和

由于芯片具有低启动电流的特性并且考虑到空载的系统损耗，

R

IN

可以取得

较大，具体值可在 1.5MΩ~3MΩ 范围内选取,

C

1

推荐选用 10uF/50V。如果发

生保护，输出关断，导致辅助绕组掉电，

V

DD

端电压开始下降，当

V

DD

端电压

低于芯片的关闭电压

V

DD_OFF

（典型值 10.2V）时，控制电路关断，芯片消耗电

流变小，进入再次启动。

图 1. 3.1 典型启动电路

如果需要系统具有更快的启动时间且在系统成本允许的情况下，您可参考图

1.3.2 电路中

C

1

可以取得较小(但需要考虑系统的稳定性)，

R

IN

的取值可以取

得较大，这样既可缩短系统的启动时间同时也可降低系统空载时的待机功耗。

第 3 页 共 23 页

图 1.3.2 快速启动电路

4、启动电阻

R

IN

上最大损耗：

P

R

IN

,Mmax





V

DC,max

V

DD



2

R

IN



2

V

DC,max

R

IN

其中，

V

DC,max

是最大输入整流后电压。

对于一个通用输入（90Vac~264Vac），

V

DCx

=374V

,ma

P

R

IN

,max

374

2

93mW

1.510

6

5、正常工作频率

CR6850C 允许设计者根据系统的使用环境需要自行调整系统的工作频率,

其 PWM 频率为：50K－100K；CR6850C 的典型工作频率为 67kHz，其应用电

路如图 1.6，RI的取值决定了系统的工作频率，工作频率的设定可分别由以下公

式计算出来。

F

OSC



6700

(kHz)

RI(kOhm)

图 1.6 频率设置电路

虽然 CR6850C 推荐系统 PWM 的工作频率范围可为 50k~100kHz，但是芯

片系统性能优化主要是被设计在 50KHz~67KHz 的应用范围，在应用时请注意。

在 PCB layout时应尽可能使 RI 的接地端靠近芯片的 GND 端，以便减少干扰。

输入端

CR6850C FB 端口各电压阈值相对应的系统工作状态可通过下图表示。

第 4 页 共 23 页

图 1.7 .1 FB 端电压对应系统工作状态

0.9V~1.4V 为系统在空载或轻载时工作在 CRM 工作模式下的 FB 端电

压；1.2V~4.7V 为系统在常态工作模式下的 FB 端电压；4.7V 为系统开环状态

时FB端电压，FB端的短路电流典型值为 2.2mA。

CR6850C 采用传统的电流模式结构设计，其关断时间根据峰值电流调整，

通过与主开关管 MOSFET 源极相连接的电流反馈电阻 Rsense转化成电压反馈

到 CR6850C的 SENSE端来实现控制。在正常工作时，这个峰值电流与 FB 具

有如下关系式：

I

PK



V

FB

0.9

1.67R

S

V

FB

：FB端的电压。

R

S

：与主开关管 MOSFET 源极相连接的电流反馈电阻阻值。

注意事项：

1）.芯片在设计初始为了降低系统在空载或较轻负载的状态下系统整机的功

率损耗，系统正常工作时CR6850C FB 端允许的最大的输出电流

I

FBmax

≈

2.2mA，最小工作电流

I

FBmin

≈0.18mA；即流过光耦接收端集射极的电流

I

c

最

大为2.2mA 左右，最小为 0.18mA左右。假设光耦的最大传输比 CTR=0.8，系

统二次侧(次级) TL431 的工作电流仅由流过光耦发射端二极管的电流 IF 提供，

那么通过 Ic 折算到流过光耦发射端二极管的电流 IF 最大仅为 0.74mA,这个

电流将无法满足 TL431 的最小工作电流（1mA），所以在系统设计时，使用

CR6850C 设计的系统必须给次级 TL431 提供一个常态偏置电阻，使 TL431 工

作在正常的状态，否则系统的负载调整率或其他性能可能会发生异常,在 12V输

出的系统中，考虑空载或轻载时系统的损耗因素，推荐使用的偏置电阻阻值为

1kΩ。

2）.当

V

FB

=0.9~1.4V 时系统工作在 CRM 工作模式，如果系统出现可听及

的异音，请先检查芯片工作频率是否工作正常，如果你确认无误，请检查系统缓

冲吸收回路中的电容材质，如果使用的是普通压电陶瓷电容,那么当系统在CRM

工作状态时电容由于发生压电效应而产生异音是很可能的。这时请更换电容的材

质，如 MYLA，PEA，MEF或 CBB等薄膜类电容；考虑成本及电容体积大小

的因素，我们推荐使用 MYLA（缇纶）电容，在保证吸收回路效果的前提下可

第 5 页 共 23 页

以通过调整缓冲吸收回路中的电阻阻值来减少该电容的值有利于缩小电容体积

及降低系统成本。

3）.当系统工作在满载的情况下,如果系统出现可听及的异音时，请检查系统

是否工作正常，如果你确认无误，请检查芯片的 FB 端的电压波形是否较平滑，

如果发现较大的干扰请检查系统的 PCB layout 是否合理，对于较小的干扰可通

过外加滤波网络进行抑制，如图 1.7.2 中的

R

FB

及

C

FB

组成的低通滤波器，

这里

R

FB

，

C

FB

的取值不宜过大，比如 47 Ohm，1000 PF；根据系统的实际情

况，

R

FB

可以为0 Ohm。

R

FB

，

C

FB

的取值会影响系统的环路稳定，一般

C

FB

的

取值建议要≤4700PF。

图 1.7.2 FB 低通滤波器

4）、当系统工作在输出空载，轻载或满载转空载的情况下，如果发现输出端

电压在较大范围内波动时，首先确定电路设计、PCB layout 是否正确及环路是

否稳定，如果确定无误，请再次检查变压器给芯片供电的辅助绕组是否能保证系

统在输出空载或轻载的情况下芯片

U

DD

端的电压在 10.2V(UVLO 典型值)以

上，否则系统可能工作在 UVLO临界状态。值得注意的是变压器辅助线圈在设

计时需要把与

U

DD

端相连的整流二极管的管压降以及限流电阻的压降考虑进

去，另外还要考虑变压器层间耦合系数/强度的关系；耦合较弱时，空载时芯片

U

DD

端电压值较低，容易进入 UVLO状态，但是满载状态下

U

DD

端电压上升

较少；耦合过强，对提高空载时芯片

U

DD

端电压稳定系统有较大的帮助，但满

载状态下

U

DD

端电压上升较多，容易让芯片进入OVP 状态。考虑到系统满载

瞬间转空载或空载瞬间转满载时由于能量瞬变导致

U

DD

端电压下冲误触发

UVLO 的原因，在系统允许的输入电压范围内且系统输出为空载时建议芯片

U

DD

端电压要＞11.5V，特别要注意高端输入电压如 264V/50Hz时的情况。

6.

R

sense

输入端

CR6850C采用电流模式PWM控制技术，初级峰值电流通过电流检测电阻

R

sense

转化为电压反馈到Sense端。由于在开关管导通瞬间会有脉冲峰值电流，如

第 6 页 共 23 页

果此时采样电流值，会导致错误的控制。内置的前沿消隐（LEB）电路，就是为

了防止这种错误的控制。在开关管导通后，经过一段前沿消隐时间（典型 300ns）

才去控制电流限制比较器，可以为系统节省一个外部的 RC 网络。

如果由于Sense端的电流反馈信号前沿噪声干扰持续时间超过芯片内置的前

沿消隐(LEB)时间导致系统性能异常，可以考虑外接 R-C 网络，但建议 R-C 的

取值不宜过大，否则可能会引起电流反馈信号的失真过大，导致系统启动或输出

端短路时 MOSFE 漏源端电压

U

ds

过高等常见的系统异常现象。推荐 R-C 网络

的取值为：R≤680Ω，C≤1000PF。没有特别的需要，不建议外接 R-C 网络。

正常工作时，PWM 占空比由 FB端电压调整。

7.内置同步斜坡补偿

内置同步斜坡补偿电路增加电流检测电压的斜率，这可以改善系统闭环的稳

定性，防止电压毛刺产生的次谐波振荡振荡，减小输出纹波电压。

8. Gate 端驱动：

CR6850C 内置的功率MOSFET 通过一个专用的栅极驱动器控制。当提供

给 MOSFET 驱动能力差时会导致高的开关损耗；驱动能力强，EMI 特性会变

差。这就需要一个折衷的办法来平衡开关损耗和 EMI 特性，CR6850C内置的图

腾驱动电路设计可以优化驱动能力。这种控制原理可以在系统设计时，容易地获

得低的损耗和良好的 EMI 特性。

9、CRM 工作模式：

在轻载或空载时，CR6850C 进入 CRM 工作模式，工作频率降低。频率的

变化由取自电压反馈环的反馈电压控制，当反馈电压低于内部门限电压时，振荡

器频率线性减小到最小绿色工作频率，约 22kHz 左右（RI=100kΩ）。在此振荡

频率工作时，MOSFET的开关损耗和磁芯、电感、吸收电路等各部分的损耗均

减小，从而减小了总损耗。在正常工作或重载时，PWM频率增大到最大工作频

率，约 67kHz左右（RI=100kΩ），工作频率不受绿色工作模式的影响。

10.保护功能

1） 逐周期电流限制

在每个周期，峰值电流检测电压由比较器的比较点决定。该电流检测电压不

会超过峰值电流限制电压。保证初级峰值电流不会超过设定电流值。当电流检测

电压达到峰值电流限制电压时，输出功率不会增大,从而限制了最大输出功率。

2） 过压保护

当

U

DD

电压超过 OVP 保护点时，说明负载上发生了过压，首先关闭输出

GATE，同时内部泄流电路开启。该状态一直保持，直到

U

DD

端口电压降到

U

DD_OFF

后进入再次启动序列。发生过压保护后，如果

U

DD

端口电压超过箝位

电压阀值（典型 25.5V）时，内部箝位电路将

U

DD

电压箝位在 25.5V，以保护

CR6850C不被损坏，

U

DD

钳位电路能承受的电流大约为 10mA(rms)，如果系统

由于其他原因导致

U

DD

钳位电路动作后

U

DD

端电压仍然持续上升且超过芯

第 7 页 共 23 页

片的耐受能力，那么芯片就可能会被烧毁。

3)、过功率保护(OLP)：

芯片 SENSE端通过监控系统初级流过主开关管的电流信号活动，芯片能检

测到系统过流或过功率的状况。当系统输出发生过功率现象时，如果 SENSE 端

的电压

U

TH_OC

超过 0.75V(典型值)时，Gate 端输出脉宽将会被限制输出，这

时系统处于恒功率输出状态

P

out

U

out

I

out

，即如果增加输出负载电流，那么系

统输出电压相应会下降，芯片将使系统进入过功率保护(OLP)状态，Gate 会立即

关闭输出，芯片

U

DD

上的端口电压也随之被拉低进入到 UVLO_ON，然后芯

片重新启动，当故障依然存在时系统将重复上述现象（即打咯现象）。当系统进

入过功率保护状态时，系统损耗的平均功率非常低。

4)、欠压保护(UVLO)：

CR6850C 都内置有欠压保护电路(UVLO)，当

U

DD

端电压小于 10.2(Vmax)

时(考虑温度的影响建议设计参考值为 11.5V)，芯片就会进入欠压保护状态，这

时 Gate停止输出PWM。设计中需要检查交流输入全电压范围内，当输出负载

瞬间由满载转为空载时芯片的 Vdd 端电压是否受影响而误触发 UVLO,即

U

DD

端电压瞬时低于10.2V(考虑温度的影响建议设计参考值为11.5V)否则这样

很容易造成空载输出电压会不稳跳动的现象。

二、应用指导

图 2.1 所示为采用 CR6850C 的反激式隔离 AC-DC 转换器的基本电路原

理图，本部分将以该电路作为参考，来说明变压器设计、输出滤波器设计、元件

选择和反馈环路设计的方法。

图 2.1 采用 CR6850C 的反激式隔离AC- -- -DC 转换器的基本电路原理图

1.确定系统规格