2024年9月1日发(作者：多轩昂)
最近华为Ｍａｔｅ ９以及其所采用的麒麟９６０处理器吸引了不少目光，其中后者的性能和功耗表现都令人满意。在它出色表现
的背后，离不开Ｃｏｒｔｅｘ－Ａ７３架构的支持。那么究竟Ｃｏｒｔｅｘ－Ａ７３有哪些改善和进步？它￣Ｃｏｒｔｅｘ－Ａ７２又有什么不同呢？今天本文
就要带你一起深入了￣Ｃｏｒｔｅｘ—Ａ７３。
Ｃｏｒｔｅｘ－Ａ７３，这个代号 Ａｒｔｅｍｉｓ”
品发展史，让历史告诉我们答案。
制于架构问题，除非工艺再次进化，
否则很难有更进一步的改善。为了
更清楚地解释这个结论，我们不妨
的架构是ＡＲＭ最新推出的处理器核
心架构。从实际产品的角度来看，
ｃｏｒｔｅｘ＿Ａ７３相比之前就已经比较成功
￣Ｃｏ ｒｔｅｘ—Ａ７２而言，在性能和功耗表
现上继续改善，尤其是性能功耗比有 的ｃ０ ｒｔｅｘ－Ａ７２在 性能和功耗上的表
回头看—下ＡＲＭ之前几款产品的发
在Ｃｏ ｒｔｅｘ—Ａ７３出现之前，ＡＲＭ
展历史。
对ＡＲＭ架构发展历史比较熟悉
ｅｘ－Ａ７２从 的用户应该还记得。Ｃｏｒｔｅｘ—Ａ９是一款
极为显著的提升。那么，为什么ＡＲＨ
现已然比较出色了。但Ｃｏｒｔ
要在Ｃｏｒｔｅｘ—Ａ７２发布后没多久就发布 Ｃｏｒｔｅｘ－Ａ５７那里继承来的“问题”依
非常成功的移动ＣＰＵ架构，它在当时
Ｃｏｒｔｅｘ－Ａ７３呢？要了解这个问题，不妨 旧存在——它还是太 大”了一点。
的制程下很好地平衡了功耗和 性能．
研发，其中有名的处理器包括三星
先来简单回顾—下ＡＲＭ最近数年的产 Ｃｏｒｔｅｘ－Ａ７２整体性能功耗比的表现受 相当一大批移动设备都基于Ｃｏｒｔｅｘ－Ａ９
Ｅｘｙｎｏｓ ４４１２、Ｅｘｙｎｏｓ ４２１０以及ＴＩ ＯＭＡＰ
４４３０／４４６０、英伟达Ｔｅｇｒａ ３等。
。。。。。。。。。。。。 。。。。。。。。。。。。 。。。 。。。。。。。。。。。。。。。。。。。。—— 。。。。。。。。。。。。。。。。。——
Ｈｉｇｈ Ｅｎｄ：Ｍｏｒｅ Ｐｅｒｆｏｒｍａｎｃｅ，Ｍｏｒｅ Ｅｆｉｆｃｉｅｎｃｙ
７．
，
１
ｈ
Ｉ Ｄｅｌｉｖｅｒｅｄ ｓｉｎｇｌｅ ｔｈｒｅａｄ ｐｅｒｆｏｒｍａｎｃｅ ｌ
・Ｐｃ ｏｎ＇、．ｎ 两———————————１丽赢 ３
ｒｔｅ
ｘ． Ａ｜
，
，
Ｃｏｒｔｅｘ－Ａ９的成功。让ＡＲＭ在追求
性能的道路上越走越远，并在不久
之后推出了Ｃｏｒｔｅｘ－Ａ１５。从性能角度
Ａ
ｃｃｅｌｅ
ｒａｔｅｄ ｇ
ｌ ５‘ ｛ －＾ｔ ｓｐｅｅｄ（ｗｌｔｈ ｐｒ。ｃｅ．１ ｃｌａＣｏｄｅｘ・Ａ７２ ， ．Ｉｌ
，
，
．
…
…
来看ｃ０ｒｔｅｘ．Ａ１５的表现的确令人满意，
要； ４ Ｌ
ｘ
哪 一 ＿ －Ｄｅ１．ｖｅｒｅｄ
－Ａ９ 二 二 ， ：二二二：二’二 二 一一一 ．
Ｃｏ
ｒｔｅ
一一
—
ｔ
喇２二１ 。ｍＷｌｕｎｌｔ ｐｅｒｆｏｒｍａｎｃｅ（ｉｓｏ－ｐｒｏｃｅｓ）ｔ
羔－Ａ９ ＂￣＂，．Ｃｏ ｒｔ．ｅｘ－Ａ／，
￣
一
Ⅲ＾５１ｌｔ ・２‘ｌ１■■■■—●●■●
【叫…，Ｉ…５・ ■●——■—■■●
０
口＂
¨ｎｌ１．－＾’【乇…■■■●■■■＿
Ｏ Ｏ１ ０ ２
口 ・
Ｏ ３ ０ ４ Ｏ ５ ０ ６ ０ ７
ＡＲＨ
●各个不同处理器架构的性能和性能功耗比情况
● Ｅ１）Ｃｉｎｔ２１…ｌ恻试中对不同架构处理器每Ｍ
性能的测试结果
。Ｃｏｍ
ｐｕ ｔ
ｅ
．
、
．
ｒ １００
应用与技术口
它的ＩＰｃ得到了显著提升。但随之而来
果突然来袭的６４位处理器。
的是更高的功耗和较低的性能功耗
结果在当１３￣，２８ｎ ｍ／２０ｎ ｍ工艺
多厂商接纳并发布不少新品。从当时
的状况来看。Ｃｏ ｒｔｅｘ・Ａ１７是比较符合
当时的工艺发展的。市面上相应的产
品有Ｒｏｃｋｃｈｉｐ ＲＫ３２８８、海思Ｈｉ３５３６，以
及联发科￣ｇＭＴ６５９５等。从一些测试
结果来看，ＭＴ６５９５在当Ｂ，－ＣＢ，＇９频率和 －
ｒｔｅｘ－Ａ５７的性能功耗比非常
比（当然也有受制于工艺的原因）。与
下，Ｃｏ
此相应的是．基于Ｃｏｒｔｅｘ－Ａ１５架构的初
糟糕。在初步的尝试中，高功耗
代Ｓ０Ｃ芯片。Ｌ￣ＷＥｘｙｎｏｓ ５２５０￣ＤＥｘｙｎｏｓ
等问题使得很多厂商不得不弃用
５４１０在功耗方面表现不佳。
Ｃｏｒｔｅｘ—Ａ５７．包括华为麒麟９３０、联发
在这种情况下，ＡＲＭ设计出了创
科Ｈｅｌｉｏ ｘ１０都 吏用了Ｃｏｒｔｅｘ－Ａ５３。凡
ｅｘ－Ａ５７￣ｇ核心．比如骁
新的ｂＩｇ．ＬＩＴＴＬＥ架构，希望通过高性能
是使用了Ｃｏｒｔ
工艺下都给出了相当出色的性能、功
耗表现，甚至超过了高通那颗著名
的骁龙８００处理器（当然也远胜骁龙
８１０）。
高功耗的大核心搭配高性能功耗比但 龙８１０或者骁龙８０８、Ｅｙｎｘｏｓ ５４３３等，
是整体性能较差的小核心来提高系
实际表现均相比前代产品有一定退
统整体的性能功耗比，最终实现降低 步，尤其是在功耗效率方面甚至大
功耗、延长设备使用时间的目的。ｂｉｇ．
幅度倒退。
ＬＩＴＴＬＥ的推出，很快得到了移动处理
在这种情况下，ＡＲＭ不得不继
器厂商的欢迎，大量使用Ｃｏｒｔｅｘ－Ａ１５搭 续修修补补，推出了更为重视性能
配Ｃｏｒｔｅｘ－Ａ７的处理器出现，包括华为 功耗Ｌ￣ｉｇＣｏ ｒｔｅｘ—Ａ７２核心，高通等
麒麟９２ ｆ一－星的Ｅｘｙｎｏｓ ５４２２。
厂商则自行研发了Ｋｙ ｒｏ架构，不再
ＡＲＭ此时还没有深刻地认识到
使用ＡＲＭ能耗比较低的公版架构。
ｔｅｘ．Ａ７２的推出以及１６ｎｍ／１４ｎｍ等
处理器的性能功耗比实际上是移
Ｃｏｒ
动设备的核心竞争力，毕竟此时工 先进工艺的使用，才使得移动处理
艺尚有更多潜力可挖。于是，ＡＲＭ按 器摆脱了之前“大火炉”危机。
Ｃｏｒｔｅｘ—Ａ１７能够在工艺小幅度落
后的情况下还提供更高的性能功耗
比。显然这是一个不寻常的事件。事
出反常必有妖。在这里，还需要梳理
—
下多年来ＡＲＭ这些处理器架构的
来源，看看是否能找到一些苗头。
从ＡＲＭＢｇ发展历史中可以看出，
ＡＲＭ拥有多个ｃＰｕ架构设计中心．
面向不同的用户推出不同的架构家
族。其中，位于美国德克萨斯州的
奥斯丁设计团队发布了Ｃｏｒｔｅｘ－Ａ１５、
Ｃｏｒｔｅｘ－Ａ５７、Ｃｏｒｔｅｘ－Ａ７２，从本刊之前的
部就班地发布了全新的ＡＲＭｖ８指令
实际上．我们在讨论的时候，
集，这是ＡＲＭ第一个支持６４位计算 忽略了两个重要的型号：Ｃｏｒｔｅｘ—Ａ１２
３Ｃｏｒｔｅｘ－Ａ１７。其中前者是Ｃｏｒｔｅｘ－Ａ９
的指令集，与此同时还有支持６４位
￣１
Ｂｇｃ０ ｒｔｅＸ－Ａ５７大核心和高效能的小
的改进型产品，后者则是Ｃｏｒｔｅｘ—Ａ１２
核￣Ｃ Ｃｏ ｒｔｅｘ．Ａ５３。本来在ＡＲＭ的计划 的深入改进型，原因是Ｃｏｒｔｅｘ—Ａ１２不
中，Ｃｏ ｒｔｅｘ．Ａ５７会用上１６ｎｍ甚至更好
支持当Ｂ，￣ＡＲＭ主推的ｂ＿ｇ．ＬＩＴＴＬＥ技
ｒｔｅｘ．Ａ１ ７支持了新技术并可以
的工艺，不过苹果凭借Ｃｙｃｌｏｎｅ架构带
术，Ｃｏ
ｒｔｅｘ—Ａ７搭配成大小核心。按理
来￣Ｉｇ６４位Ａ７处理器让业界风向为之
￣０Ｃｏ
一
转，大量厂商不得不在提前使用
来说，如果苹果没有那么快推出６４
Ｃｏｒｔｅｘ．Ａ５７￣０Ｃｏｒｔｅｘ．Ａ５３来 抵抗”苹
￣２＿Ａ７处理器，Ｃｏ ｒｔｅｘ—Ａ１７应该会被诸
ｌ｝＿
｝： Ｌ上：
Ｉ厂 ＿—１ｆ一—■＿］ｃｏｔ： １
］
Ｉ
篓 ： ｛
…… ４…∞々… …＇０…∞ ……～……’∞
＾“神 …ｃｏｆ ｃ ‘ ｏ鲫，圳 ｌ
●骁龙Ｈ１ｆｌ的离功耗得到了业内一致吐槽，甚至有媒体做出“火热的骁龙Ｈ ’对其进行讽刺
■不同架构处理器性能功耗比和性能分布图
１０１ 翟
一Ｔｅｃｈ
介绍和实际架构来看，奥斯丁家族的
架构具有一脉相承的特性。另外一
个地方则是英国剑桥，ＡＲＭ剑桥设计
团队在这里设计了打造了著名Ａｇｄ＇，
核心产品，包括Ｃｏｒｔｅｘ—Ａ５、Ｃｏｒｔｅｘ－Ａ７
￣ＤＣｏｒｔｅｘ－Ａ５３。最后一个地方就没那
么有名了一位于法国的索菲亚・安
迪波斯利，欧洲科技中心，推出了
Ｃｏｒｔｅｘ－Ａ１２、Ｃｏｒｔｅｘ－Ａ１７￣ＤＣｏｒｔｅｘ－Ａ７３。
时间。目前很多ＳｏＣ芯片的峰值性能
Ｃｏｒｔｅｘ－Ａ７２是一个拥有超过１５级流水
表现都非常好，但是这些峰值『生能的 线、乱序执行能力的处理器。在指
功耗表现甚至超过５Ｗ，而一些极端
令端，Ｃｏｒｔｅｘ－Ａ７２设计了一个１２８ｂｉｔ提
Ｓ ｏ Ｃ￣Ｕ超过１ ＯＷ，这显然是一个完全 取单元和一个三发射解码级。每个
无法持续的状态，大部分手机在峰值
周期将有最多３个指令被解码为ｕｏｐｓ
性能下只能维持几分钟就必须降频 （微指令），然后将这些指令送入
甚至关闭数个大核心，无法提供持续 Ｒｅｎａｍｅ／Ｄｉｓｐａｔｃｈ（重命名，调度）阶段，
的性能输出。这样一来，更高性能产
调度单元每个周期能够实现５个ｕｏｐｓ
品存在的意义就被严重削弱了。尤其
的调度．最终通过ＩｓＯ单元派送７个队
如果从血缘关系来看的话，索菲亚家
族的处理器架构才是之前大获成功
的Ｃｏ￣ｅｘ－Ａ９的正统继承人。
现在终于真相大白，Ｃｏｒｔｅｘ－Ａ７３
和之前的处理器都不太一样。ＡＲＨ在
是设备商为了更好看、更吸引人的设
列并安排排序后Ａｇｕｏｐｓ进入８个执行
计，还在努力将手机造得更加轻薄。 管道。在这８个执行管道中。有２个执
所以让手机拥有高可持续性能就变 行诸如加法和位移这类基本操作的
得极为重要，Ｃｏｒｔｅｘ－Ａ７３的意义就在
ＡＬＵ（Ｓｉｍｐｌｅ Ｉｎｔｅｇｅｒ ＩＯＴｌ￣Ｓｉｍｐｌｅ Ｉｎｔｅｇｅｒ
于此，ＡＲＭ通过这个全新的架构在
ｌ１），整数的乘法、除法和乘法累加运
降低功耗、提升能耗效率和维持较 算有专门的多周期整数流水线（Ｍｕｌｔｉ
高峰值性能的同时还能保持和之前 Ｃｙｃｌｅ Ｍ），还有专门对ＡｓＩＭＤ以ｊｘ￣．：ＮＥＮＯ
Ｃｏｒｔｅｘ－Ａ７２基本相当ＡｇＩＰＣ。
在解析Ｃｏｒｔｅｘ－Ａ７３之前，我们先
来回顾—下Ｃｏｒｔｅｘ－Ａ７２的架构情况。
这样浮点运算进行处理的两个管线
（ＮＥＮＯ／ＦＰ Ｆ０￣ＮＥＮＯ／ＦＰ Ｆ１），还有单
个分支监视器（Ｂｒａｎｃｈ Ｂ）以及两个专
Ｃｏｒｔｅｘ—Ａ９后数代产品都选择了奥斯
丁家族，现在终于回到了索菲亚家
族。下面我们就一起来看看，索菲亚
家族Ａ￣Ｃｏ ｒｔｅｘ－Ａ７３优势在哪里，凭什
么能压倒奥斯丁家族，被ＡＲＭ选中而
上位”。，
＿＿ｆｃ，、，‘，ｖ ｊ／＼，－一二 ７３粱淘一一曲实
凌童高匀皇 皇置童 专ｊ ：匕 西≥≥
ｊ
从上面的回顾中可以看到，ＡＲＨ
在处理器发展的过程中一度更为偏
向性能，对功耗的重视程度并没有放
在首要位置，尤其是在早期制程尚能
”抵消”更大的核心带来的更高功耗
时。不过现在这样的情况已经发生了
变化（尤其是制程进步远没有之前
那样容易），ＡＲＭ不但更重视功耗，
而且还提出了一种全新的 洼能考量
方法，那就是”可持续性能”。
所谓可持续性能，是指处理器
在较高性能输出状态时所能持续的
一（７ｏｒｔｅｘ—Ａ７３，ＡＩ＜Ｍ称之为能效最高的处理器。
■（＇．ｏｒｔｅｘ—Ａ７２架构图 ■Ｃｏｒｔｅｘ Ａ７３架构图
应用与技术一
用的ＡＧｕ读取和存储单元（ＡＧＵ ＬＤ￣Ｅ］
行单兀中。
ＡＧＵ ＳＴ）。
ＡＲＭ依旧使用ｓｃｕ一致性单元来保证
集群中核心之间的一致性。集群的
包含式Ｌ２缓存最高可配置８Ｍ Ｂ（包括
Ｌ１缓存的数据），￣Ｃｏｒｔｅｘ・Ａ１７一样，
是Ｃｏｒｔｅｘ－Ａ７２￣９两倍，当然大部分消
费级产品最多配置１ Ｈ Ｂ或者２Ｍ ＢＡ＇￣Ｌ２
缓存。
附加功能方面，ＡＣＰ的加速一致
性端口是可选配置，移动设备一般
再来看看Ｃｏｒｔｅｘ・Ａ７３Ｂ￣后端，
再来看Ｃｏｒｔｅｘ－Ａ７３。）），（，Ｃｏｒｔｅｘ－Ａ７３
它有两个Ｆ Ｐ流水线，这一设计也
的架构图可以发现它￣［ＩＣｏ ｒｔｅｘ—Ａ１７ 被Ｃｏ ｒｔｅｘ・Ａ７２借鉴学习并应用在自
相似度非常高，这￣ＤＣｏｒｔｅｘ－Ａ７２三发
己的架构中。其余部分Ｃ０ ｒｔｅｘ－Ａ７３
射设计架构完全不同。Ｃｏ ｒｔｅｘ—Ａ７３微 设计了一个分支检测器和两个ＡＧ Ｕ
体系结构的特点在于流水线级数较 单元——但是每个ＡＧ Ｕ单元都可
短，只有大约１１—１２级，较短的流水线
以同时完成读写操作，而不是像
主要来自于对整个流程的优化。与
Ｃｏｒｔｅｘ－Ａ７２那样只读或者只写。此外
Ｃｏｆｆｅｘ－Ａ７２在指令提取端的５级流水线 在整数执行部分。Ｃｏｒｔｅｘ－Ａ７３设计了
相比，Ｃｏｒｔｅｘ－Ａ７３的指令提取端只有４ 两个４级、较复杂的整数单元，其中
级。更值得一提的是。Ｃｏｒｔｅｘ－Ａ７３较短
一
不会配备。ＡＣＰ主要用于附加模块和
ＣＰＵ核心共同运作，同时也可以利用
Ｌ２高速缓存。传统应用中往往和网
个可以执行乘法，另一个可以执
的指令解码端只有一级。这使得绝大 行整数除法，这两个都能够执行基 络相关，但在移动计算中这一点并不
重要。反倒是ＡＲＭ目前比较关注机器
多数指令能够在一个周期内完成，而
本的加法和位移操作。乘法累加不
不是Ｃｏｒｔｅｘ－Ａ７２１￣三个周期。在指令 再使用专门的ＡＬＵ，而需要这两个
执行阶段，只有浮点指令需要额外增
ＡＬＵ通力合作。
学习和计算机视觉在未来的发展潜
力，专门的加速器能够提高平台的
加一个周期，也就是总计需要１ ２级流
就可以完成。
对比Ｃｏｒｔｅｘ－Ａ７３和Ｃ０ｒｔｅｘ．Ａ７２大
那样，Ｃｏｒｔｅｘ－Ａ７３是一个充分优化管
效能。
由于Ｃｏｒｔｅｘ－Ａ７３３Ｌ要针对消费市
场。因此它不支持ＡＭＢＡ ５ ＣＨＩ标准，而
是仅仅通过双向１２８ｂｉｔ的ＡＭＢＡ ４ ＡＣＥ
标准。相比之下，老标准抛弃了那些
用不到的功能．为芯片节省了面积和
晶体管，降低了复杂性。目前所有支
水线，其余整数部分只需要１ １个周期
相径庭的设计风格，正如ＡＲＭ宣称的
与Ｃｏｒｔｅｘ＿Ａ１７相比。Ｃ０ｒｔｅｘ．Ａ７３将
道、资源和接口的架构，它的目的是
最大的指令调度能力），．￣４ｕｏｐｓ提高到
尽可能在最小的功耗下实现最佳的
了６ｏｐｓ，ＦＰ解码端可以独立向ＩｓＱ单 性能。ＡＲＭ还宣称它Ｙｉ］Ｒ＇３ＡＡｒｃｈ３２￣１］
元；￣ＤＮＥＮＯ单元发出２ｕｏｐｓ￣令，这和 ＡＡｒｃｈ６４ ＡＲＭｖ８做出了平衡，因此在
Ｃｏｍｅ．Ａ１７是一致的。但是整数部分却 执行不同命令时性能和功耗都不会
从Ｃ０ｒｔｅｘ＿Ａ仃的２ｕＤｐｓ增加到了４ｕｏｐｓ，
经过重命名，调度的指令进入指令排
有太大的劣势。
说完了核心，再来看看集群。
持ｂＩｇ．Ｌｒｒ．ｒＬＥ架构的ｓｏｃ都使用了ＡＣＥ接
口相连并保持一致性，比如ＣＣＩ一４００。
此外，不针对工业应用标准的另一个
序时。三个ＸｓＱ单元每个都可以派送２ Ｃｏｒｔｅｘ—Ａ７３可以支持四核心配置．每
个队列，从而进入后端的５个整数执 个集群能够容纳一个到四个核心，
问题是无法提供Ｌ１缓存ＥＩ￣ＥＣＣ校验支 ，
持，但是Ｌ２可以完全实现这个功能，
因此这也变得不是那么必要。
Ｃｏｒｔｅｘ—Ａ７３：Ｐｅａｋ Ｐｅｒｆｏｒｍａｎｃｅ，Ｂｅｓｔ Ｅｆｆｉｃｉｅｎｃｙ
１０３＾， 。
囵Ｔｅｃｈ
（ｓｌｏｔ），每个槽可以独立处理指令端
的所有资源。主要优点是每个”槽”
可以通过小环路来检测之前”槽”的
信息，这样能够消除对流水线指令端
资源的冗余访问，实现最佳功耗比，
并且每个”槽”都拥有大量资源以获
的微指令有助于时钟频率，不过也
保留站的整数部分可以向为ＡＬＵ、ＡＧＵ
相应地减少了整体Ｂ￣ＩＰＣ。Ｃｏｒｔｅｘ－Ａ７３
和分支监视器设置Ｂ￣ＩｓＱ单元发布队
能够减少被分成￣ｕｏｐｓ数量，并且改
列，最多分派４个ｕｏｐｓ（每个ＩｓＯ最多接
进了解码器性能。正如前文所说，
Ｃｏｒｔｅｘ－Ａ７３的解码器能够在一个时钟
收２个）。
寄存器方面，Ｃｏｒｔｅｘ—Ａ７２以及前
周期内完成大多数指令解码，而不是 代产品最重要的特点是使用物理寄
之前Ｃｏｒｔｅｘ—Ａ７２所需的３个周期。另外
存器而不是在架构类型的，这样做
由于为ＡＳＭＩＤ／ＮＥＮＯ浮点管线增加了 的优点是重命名阶段会简化，并实现
流水线级数，因ＪＪ：￣ＡＲＭ为其配备了两 更高的性能、降低功耗。￣Ｃｏｒｔｅｘ－Ａ１７
个可以直接读，写Ｉ￣ＡＧＵ单元，实现效
类似的是。这种做法允许一个理论
率最大化。在指令分派端，Ｃｏｒｔｅｘ－Ａ７３
上无限乱序指令的窗口，虽然实际中
得最佳性能。
指令预取模块经过优化，提升
了其最大吞吐量。其中一项优化是
用于去除无用的 气泡”并可以获得
更高Ａ￣ＩＰＣ。所谓”气泡”，是指那些
可能存在的危险导致流水线发生指
令停滞或者延迟。在之前的微架构
中，即使预测正确，并且指令端能够
向解码端发送大量的指令。但一旦指
令输入解码端并被分解成微操作的
时候，就有很大可能遇到“气泡”。但
是Ｃｏｒｔｅｘ—Ａ７３的设计可以检测这种情
况，并直接将微指令发送给解码端，
导致ＡＲＭ中几乎没有”气泡”出现，大
大提高了效率。
在分支预测方面，Ｃｏｒｔｅｘ－Ａ７３使
用了一种”体现最高水准”的分支预
测器，实现了比较准确的分支预测。
ＡＲＭ宣称新架构拥有一个更大的ＢＴｌＡＣ
（分支目标地址缓存，Ｂｒａｎｃｈ Ｔａｒｇｅｔ
Ａｄｄｒｅｓｓ Ｃａｃｈｅ），并引入了全新的６４通
路（ｅｎｔｒｙ）的“ｍｉｃｒｏ－ＢＴＡＣ”用于加速
分支预测。不过，ＡＲＭ没有公布更多
的细节，只是含糊说新的分支预测
设计能够预测几乎所有情况。对于
那些发生了错误的预测，微架构设
置了静态分支预测器和返回堆栈来
进行处理。
■高效率的双发射架构
●离效能的数据优化路径
Ａ Ｒ Ｍ有信心在这种双发射的处
理器上保持性能的同时提高效率。在
电源管理方面，电源只对当前正在运
行资源的逻辑有效。解码器在指令融
合方面也提供了显著的改进。一般来
Ｓｔａｔｅ．．ｏｆ－ｔｈｅ．．Ａｒｔ Ｂｒａｎｃｈ Ｐｒｅｄｉｃｔｉｏｎ
・
Ｉ
Ｍｏｒｅ ｅ仃ｉｃｉｅｎｔ ｂｒａｎｃｈ ｐｒｅｄｉｃｔｏｒ
・
Ｌａｒｇｅｒ ＢＴＡＣ ｓｔｒｕｃｔｕｒｅ．ｗｉｔｈ ｏｐｔｉｍｉｚｅｄ ＲＡＭ
ｏｒｇａｎｉｚａｔｉｏｎ
｛ 一卜 驾；篓 ＿ｊ＝
、
・
６４ ｅｎｔｒｙ Ｍｉｃｒｏ－ＢＴＡＣ ｔｏ ａｃｃｅｌｅｒａｔｅ ｂｌ ａｎｃｈ
ｐｒｅｄｉｃｔｉｏｎ
一
Ｉ
Ｉ
说，常用习惯用法的指令融合处理对
・
提高整体效能来说是非常重要的，但
是检测它们却很困难。Ｃｏｒｔｅｘ－Ａ７３能
够通过检测之前的事件和整个管线
的信息，来分辨出这些习惯用法。
－
２－ｗａｙ Ｘ ２５６ ｅｎｔｒｙ Ｉｎｄｉｅｃｔ ｒＰｒｅｄｉｃｔｏｒ，ａｃｃｅｓｓｅｄ
ｏｎｌｙ ｗｈｅｎ ｎｅｅｄｅｄ
Ｒｅｔｕｒｎ Ｓ＝ｃｋ ａｎｄ Ｓｔａｔｉｃ Ｐｒｅｄｉｃｔｉｏｎ ｔｏ ｇｅｔ
ｅｍａｉｒｎｉｎｇ ｍｉｓｐｒｅｄｉｃｔｉｏｎｓ ａｔ Ｉｏｗ ｐｏｗｅｒ
ｌ ０￡Ｉ＿删
Ｉ 霄＂ ｉ
ＡＲＭ １
在解码端，将指令分解为更多
Ｃｏ ｍｐ ｕｔ
＋
一体现最高木准的分支预测器
＿ｅ１ １０４
应用与技术
依旧存在限制，但它消除了某些情况
高速缓存地址转换上，Ｃｏｒｔｅｘ－Ａ７３已
下的指令窗口瓶颈。ＡＲＭ甚至宣称这 经从物理索引物理标签（ＰＩＰＴ）切
ＶＩＰＴ）。在
种设计为“乱序微架构方法哲学层
换至虚拟地址物理标签（
在读写方面，Ｃｏｒｔｅｘ—Ａ７３的两个
ＡＧ Ｕ读写单元，这个设计对提高系统
效能起到了很明显的作用，尤其是存
储系统。在内存带宽方面，Ｃｏｒｔｅｘ－Ａ７３
￣ＣＴＬＢ进行了改进。在之前的微架构
中，当需要切换到主要ＴＬＢＢ￣，数据集
的存在会导致性能下降，Ｃｏｒｔｅｘ－Ａ７３
通过为ＴＬＢ提供自己的预存器来解决
了这个问题，即使对于数据集也能实
现可持续的流式传输。
面的变革”。另外，Ｃｏｒｔｅｘ－Ａ７３还特别
ＰＩＰＴ中，遇到的最大问题是地址转
优化了从重命名阶段到ＩｓＱ阶段的资
换产生索引，这是ＣＰＵ核心的关键路
源问题。ＩｓＱ阶段所使用的乱序执行 径数据。但是在ＶＩＰＴ中，这个问题不
策略和方法对最终性能有很大影响，
复存在，系统使用扩展￣６４ＫＢ数据
因此需要特别注意有关指令调度问 缓存（Ｃｏｒｔｅｘ—Ａ７２￣Ｃｏｒｔｅｘ—Ａ１７只允许
题，比如队列的排序可以取决于很多 ３２ＫＢ），ＡＲＭ宣称较大的缓存带来了
种事件，举例来说当处在一个流式任
４％的性能提升。另一点需要指出的
务时，最好将所有的存储任务依次排 是，一般ＶＩＰＴ中车欠１牛需要处理重命名
列，这样内存系统中将存在一个完整 的问题，但是ＡＲＭ称Ｃｏｒｔｅｘ－Ａ７３使用硬
的缓存数据结构，以方便处理。 件完成了这一点。在硬件上，缓存实
在架构上说了这么多，最终还是
要落在实际的性能和功耗上来。ＡＲＭ
在数据端，Ｃｏｒｔｅｘ－Ａ７３Ａ，￣ＮＥＮＯ单 现的是４路关联性，但是在软件上则
元基本还是继承自Ｃｏｒｔｅｘ－Ａ７２，但依 看作ＰＩＰＴＡ￣８路３２ＫＢ或者１６路６４ＫＢ，
旧做出了不少改进。在Ｃｏｒｔｅｘ・Ａ７３上，
ＮＥＮＯ￣令级单元混杂了ＦＰ传输和ＦＰ
这一点是非常特殊的。
在缓存部分，Ｃｏ ｒｔｅｘ－Ａ７３￣Ｌ１缓
给出了一些官方模拟的数据，展示
Ｃｏｒｔｅｘ－Ａ７３可以带来怎样的提升。ＡＲＭ
宣称Ｃｏｒｔｅｘ－Ａ７３在ＢＢｅｎｃｈ（网站加载基
移动等功能，并且面积进行了一些
存为４路设计且固定为６４ＫＢ，这是对
ｔｅｘ－Ａ１７上３２ＫＢ／６４ＫＢ可选配置
优化，更小巧了。实际上，Ｃｏｒｔｅｘ－Ａ７３
之前Ｃｏｒ
准测试）、ＳＩＭＤ性能以及内存性能方
面，￣Ｃｏｒｔｅｘ－Ａ７２有着５％一１５％Ａ￣性能
提升。
和ｃｏｒｔｅｘ—Ａ７２Ａ￣区别主要在于整数部 的升级，也多于Ｃｏｒｔｅｘ－Ａ７２Ａ￣４８ＫＢ。Ｌ１
分，前者使用了一个复杂的、多周期 指令缓存的提升是Ｃｏｒｔｅｘ—Ａ７３在性能
ＡＬＵ，而后者则使用了简单ＡＬＵ。它们 上得到改善的一个关键性因素，ＡＲＭ
能力存在显著差异：Ｃｏ ｒｔｅｘ・Ａ７３中，
～
当然，由于Ｃｏｒｔｅｘ—Ａ７３的解码发射
表示他们花费了很多时间来优化指
宽度降低至双发射，因此在某些情
况下相比三发射Ａ￣Ｃｏｒｔｅｘ—Ａ７２，性能
个ＡＬＵ做乘法时，另一个可以做除 令缓存的性能和功耗。其中一个例
法，但是乘法累积则需要两个ＡＬＵ同 子是访问缓存的方式，如果正在执
时出现。在Ｃｏｒｔｅｘ－Ａ７２上。乘法累积
行的一个访问请求实际上是不需要
可能有所下降，比如在Ｄｈｒｙｓｔｏｎｅ这样
偏重于微观角度的测试软件中。但是
ＡＲＭ宣称Ｃｏｒｔｅｘ－Ａ７３Ｂ￣ＳＰＥＣ性能将和
Ｃｏ ｒｔｅｘ Ａ７２相当，所以其性能还是值
得期待。
功耗方面，这也是ＣＯ ｒｔｅｘ－Ａ７３
的最大改进。Ａ ＲＭ的数据表示
Ｃｏｒｔｅｘ－Ａ７３在整数、浮点和Ｌ２缓存复
有专门的的单元操作，ＡＬＵ￣Ｕ可以解 传递数据的，那么这个访问可以被
放出来进行其他简单工作。实际上 终止，起到节约能源的作用。在Ｌ２方
Ｃｏｒｔｅｘ－Ａ７３的设计对一些并行计算和 面，ＡＲＭ改善了ＣＰＵ之间的资源共享
杂项数据处理还是有意义的，尤其
销量，每个ＣＰＵ￣Ｂ有自己单独的资源，
是最大执行吞吐量已经翻倍的情况 单￣］ｇＣＰＵ数据流不会为其他ＣＰＵ核
下，效能会更为出色一些。
心带来性能影响，因此并行计算时
最后来看看存储方面。在数据 ＣＰＵ性能不会发生损失。
制方面都有了显著下降，综合下来相
Ｓｕｓｔａｉｎｉｎｇ Ｈｉｇｈ Ｍｅｍｏｒｙ Ｂａｎｄｗｉｄｔｈ
０ｐｒＪｍｉｚｅｄ ＭａｉｎＴＬ８ ｆｏｒ ｐｅｒｆｏｒｍａｎｃｅ
・
Ｉ Ｈｉｇｈ Ｔｈｒｏｕｇｈｐｕｔ Ｍｅｍｏ￣ Ｙ
・
ＦｕｌＩ Ｏｕ ｏｆ－ｏｒｄｅｒ ｄｕａｌ－ｉｓｓｕｅ ｌｏａｄ，ｓｔｏｒｅ
・
ＰｌａｉｎＴＬＢ ｐｒｅｆｅ￣ｃｈｅｒｆｏｒｌａｒｇｅｗｏｒｋｌｏａｄ ｓｔｒｅａｍｉｎｇ
Ｈ曲ｅｒ ｉｓｓｕｉｇ ｎｎｔｅ ｔ。ｍｅｍｏｒｙ ｓｙｓｔｅｒｎ
。
２ ｓｉｍｕｉｔａ￣ｎｅｏｕｓ Ｐ￣ｅＴｒｅｂｌｅＷａｌｋｓ
Ａｂｉｌｉｔｙｔｏ ｈ ｉｎＴＬＢ ｄｕｒｉｇ ＰＴＷ ｎ
・
Ｊ ・ＶＩＰＴ Ｄａｔａ Ｃａｃｈｅ ｔｏ ｉｎｃｒｅａｓｅ ｐｅｒｆｏｒｍａｎｃｅ
１．２ ｃａｃｈｅ ｏｐｒＪｍｉｓａｔｉｏｎｓ
・
Ｉ
１
。Ａｌｌｏｗｓｆｏｒ ６４ｋＢ ｄａｔａ ｃａｃｈｅ
－Ｉｎｄｅｘ ｒｏｌｌ，ｓｉｇ ｎｓｕｐｐｏ￣ｔ。ｍｉｍｍｉ＝ｅ ｓｏｆｔｗａｒｅ
ｍａｎＮ￣ｅｍｅｎｔ ￣ｕｓｔａｉｎ ｐａｒａｌｌｅｌ Ｓｔ￣＆ｍｓ ｗｉｔｈ ｎｏ ｐｅｒｆｏｒｍａｎｃｅ ｌｏｓｓ ｏｒ ｆ
ｂｅｔｔｅｒ ｍｕｌｔｉ．ｃｏｒｅ ｐｅｒｆｏｒｍａｎｃｅ ｓｃａｌｉｎｇ
Ｄｅｃｏｒｒｄａｔｅｄ Ｃａｃｈｅｍｂｌｅ ａｎｄ Ｎｏ Ｃａｃｈｅａｂｌｅ ａｃｃｅｓｓｅｓ
Ｅｎｈａｎｃｅｄ ａｒｂｉｔｒａｔｉｏｎ ｆｏｒ ｉｎｔｅｒｌｅａｖｉｇ＾ｃｃｅｓｓｅｓ ｎ
Ｉｍｐｍ￣ｄ ａｎｄ ｓｍａｉ￣ｃ ｃａｃｈｅ ｍ幽ｃｅｍｅｎｔ ｐｏｔｌｃｙ
－
｝
ＡＲＭ ｌ
！
ｊ
ＳｔＯｒｅ Ｂｕｆｆｅｒｏｐｔｉｍｉｓｅｄｆｏｒｗｒｉｔｅ ｓｔｒｅａｍｓ
。Ｅｎｈａｎｃｅｄ ＬＩ ａｎｄ １．２ ａｕｔｏ－ｐｒｅｆｅｔｃｈｉｎｇ
‘Ａｕｒｏｒａ＝ｔｉｃ ｃｏｍｐｌｅｘ Ｐ｜ｎｅｒｎ ｄｅｔｅｃｔｉｏｎ
Ａ削Ｈ Ｉ
・
・
●持久高技的内存带宽
ｉ
一高吞吐率的内存系统
一Ｔｅｃｈ
￣Ｃｏｒｌｔｅｘ・Ａ７２节约了大约２０％的功耗。
当然这里面还有一些硬件因素，比如
时钟门控技术的更新、硬件控制电路
的加强等。
最后ＡＲＭ还展示了新工艺下的
位。目前华为麒麟９６０已经开始使用 构。高通有自己的Ｋｙｒｏ，三星也研发出
Ｃｏｒｔｅｘ－Ａ７３架构，性能表现非常出色。
了Ｍｏｎｇｏｏｓｅ。这些内核￣ＤＣｏｒｔｅｘ－Ａ７３有
在１ ６ｎ ｍ工艺下，麒麟９６０能够运行在 什么差别呢？孰优孰劣呢？未来我们
２．３ＧＨｚ，相信未来换用更先进的工艺 将进一步研究这些内容。并在合适的
后，频率、性能还会进一步拔高。相
时候和大家一起讨论。
信接下来诸如高通、联发科等厂商也 总的来看，Ｃｏｒｔｅｘ－Ａ７３基本实现
的目的。在功耗、性能上实现了新的
会快速跟上，在未来的新处理器中 ７ＡＲＭ改善移动ＳｏＣ“可持续性能”
Ｃｏｒｔｅｘ—Ａ７３在面积方面的改善。ＡＲＭ
宣称在即将到来的１ ０ｎｍ工艺下，
Ｃｏｒｔｅｘ—Ａ７３相比２０ｎｍ的Ｃ０ｒｔｅｘ－Ａ５７降
低了大约７０％的面积，相比１６ｎｍ的
使用Ｃｏｒｔｅｘ－Ａ７３架构。
现在还有一个新问题：依然有 平衡，法国索菲亚团队也证明了自己
Ｃｏ ｒｔｅｘ－Ａ７３￣１］此优秀的公版架构存 的卓越和成功。从性能到性能功耗
在，是否还有厂商会花大力气自研架
比，ＡＲＭ￣Ｕ用Ｃｏｒｔｅｘ－Ａ７３实现了自己
Ｃｏｒｔｅｘ－Ａ７２面积减少了４６％。在相同的
工艺下，相比ｃｏｒｔｅｘ－Ａ７２降低２５％的
面积。另外，ＡＲＭ还比较了目前比较
流行的八核心Ｃｏｒｔｅｘ—Ａ５３架构。ＡＲＭ
宣称在相同的面积下可以实现２个
Ｃｏｒｔｅｘ—Ａ７３搭配４个Ｃｏｒｔｅｘ－Ａ５３，这样搭
配的多核心性能能够提升３０％，单核
性能能够提高最多９０％。
构呢？我们看到苹果Ａ系列ｓｏＣ自从 的改变。口
Ｃｏｒｔｅｘ－ＡｇＺ＿后就再没有使用过公版架
Ｊ
可以说，ＣＯ ｒｔｅｘ－Ａ７３依靠和
Ｃｏｒｔｅｘ—Ａ７２相当甚至更强的性能，但
是却更低的功耗、更高的性能功耗
比成功站上了移动世界新王者的地
一ＡＲＭ宣称１０ｎｍ ＦｉｎＦＥＴ
工艺下．四核 ￣Ｃｏｒｔｅｘ—Ａ７３
的大小约为ｓｆｆ－方毫米．频
率约为２ ８ＧＨｚ．比２８ｎｍ下
的双核 ￣２Ｃｏｒｔｅｘ—Ａ５３还略
小一些。
一ＡＲＭ给出的官方资料．详细介绍ＴＣｏｒｔｅｘ—Ａ７３的功耗和性能情况。
Ｃ
ｏ ｍｐ
引ｕｔｅ
２
月ｒ １０６
2024年9月1日发(作者：多轩昂)
最近华为Ｍａｔｅ ９以及其所采用的麒麟９６０处理器吸引了不少目光，其中后者的性能和功耗表现都令人满意。在它出色表现
的背后，离不开Ｃｏｒｔｅｘ－Ａ７３架构的支持。那么究竟Ｃｏｒｔｅｘ－Ａ７３有哪些改善和进步？它￣Ｃｏｒｔｅｘ－Ａ７２又有什么不同呢？今天本文
就要带你一起深入了￣Ｃｏｒｔｅｘ—Ａ７３。
Ｃｏｒｔｅｘ－Ａ７３，这个代号 Ａｒｔｅｍｉｓ”
品发展史，让历史告诉我们答案。
制于架构问题，除非工艺再次进化，
否则很难有更进一步的改善。为了
更清楚地解释这个结论，我们不妨
的架构是ＡＲＭ最新推出的处理器核
心架构。从实际产品的角度来看，
ｃｏｒｔｅｘ＿Ａ７３相比之前就已经比较成功
￣Ｃｏ ｒｔｅｘ—Ａ７２而言，在性能和功耗表
现上继续改善，尤其是性能功耗比有 的ｃ０ ｒｔｅｘ－Ａ７２在 性能和功耗上的表
回头看—下ＡＲＭ之前几款产品的发
在Ｃｏ ｒｔｅｘ—Ａ７３出现之前，ＡＲＭ
展历史。
对ＡＲＭ架构发展历史比较熟悉
ｅｘ－Ａ７２从 的用户应该还记得。Ｃｏｒｔｅｘ—Ａ９是一款
极为显著的提升。那么，为什么ＡＲＨ
现已然比较出色了。但Ｃｏｒｔ
要在Ｃｏｒｔｅｘ—Ａ７２发布后没多久就发布 Ｃｏｒｔｅｘ－Ａ５７那里继承来的“问题”依
非常成功的移动ＣＰＵ架构，它在当时
Ｃｏｒｔｅｘ－Ａ７３呢？要了解这个问题，不妨 旧存在——它还是太 大”了一点。
的制程下很好地平衡了功耗和 性能．
研发，其中有名的处理器包括三星
先来简单回顾—下ＡＲＭ最近数年的产 Ｃｏｒｔｅｘ－Ａ７２整体性能功耗比的表现受 相当一大批移动设备都基于Ｃｏｒｔｅｘ－Ａ９
Ｅｘｙｎｏｓ ４４１２、Ｅｘｙｎｏｓ ４２１０以及ＴＩ ＯＭＡＰ
４４３０／４４６０、英伟达Ｔｅｇｒａ ３等。
。。。。。。。。。。。。 。。。。。。。。。。。。 。。。 。。。。。。。。。。。。。。。。。。。。—— 。。。。。。。。。。。。。。。。。——
Ｈｉｇｈ Ｅｎｄ：Ｍｏｒｅ Ｐｅｒｆｏｒｍａｎｃｅ，Ｍｏｒｅ Ｅｆｉｆｃｉｅｎｃｙ
７．
，
１
ｈ
Ｉ Ｄｅｌｉｖｅｒｅｄ ｓｉｎｇｌｅ ｔｈｒｅａｄ ｐｅｒｆｏｒｍａｎｃｅ ｌ
・Ｐｃ ｏｎ＇、．ｎ 两———————————１丽赢 ３
ｒｔｅ
ｘ． Ａ｜
，
，
Ｃｏｒｔｅｘ－Ａ９的成功。让ＡＲＭ在追求
性能的道路上越走越远，并在不久
之后推出了Ｃｏｒｔｅｘ－Ａ１５。从性能角度
Ａ
ｃｃｅｌｅ
ｒａｔｅｄ ｇ
ｌ ５‘ ｛ －＾ｔ ｓｐｅｅｄ（ｗｌｔｈ ｐｒ。ｃｅ．１ ｃｌａＣｏｄｅｘ・Ａ７２ ， ．Ｉｌ
，
，
．
…
…
来看ｃ０ｒｔｅｘ．Ａ１５的表现的确令人满意，
要； ４ Ｌ
ｘ
哪 一 ＿ －Ｄｅ１．ｖｅｒｅｄ
－Ａ９ 二 二 ， ：二二二：二’二 二 一一一 ．
Ｃｏ
ｒｔｅ
一一
—
ｔ
喇２二１ 。ｍＷｌｕｎｌｔ ｐｅｒｆｏｒｍａｎｃｅ（ｉｓｏ－ｐｒｏｃｅｓ）ｔ
羔－Ａ９ ＂￣＂，．Ｃｏ ｒｔ．ｅｘ－Ａ／，
￣
一
Ⅲ＾５１ｌｔ ・２‘ｌ１■■■■—●●■●
【叫…，Ｉ…５・ ■●——■—■■●
０
口＂
¨ｎｌ１．－＾’【乇…■■■●■■■＿
Ｏ Ｏ１ ０ ２
口 ・
Ｏ ３ ０ ４ Ｏ ５ ０ ６ ０ ７
ＡＲＨ
●各个不同处理器架构的性能和性能功耗比情况
● Ｅ１）Ｃｉｎｔ２１…ｌ恻试中对不同架构处理器每Ｍ
性能的测试结果
。Ｃｏｍ
ｐｕ ｔ
ｅ
．
、
．
ｒ １００
应用与技术口
它的ＩＰｃ得到了显著提升。但随之而来
果突然来袭的６４位处理器。
的是更高的功耗和较低的性能功耗
结果在当１３￣，２８ｎ ｍ／２０ｎ ｍ工艺
多厂商接纳并发布不少新品。从当时
的状况来看。Ｃｏ ｒｔｅｘ・Ａ１７是比较符合
当时的工艺发展的。市面上相应的产
品有Ｒｏｃｋｃｈｉｐ ＲＫ３２８８、海思Ｈｉ３５３６，以
及联发科￣ｇＭＴ６５９５等。从一些测试
结果来看，ＭＴ６５９５在当Ｂ，－ＣＢ，＇９频率和 －
ｒｔｅｘ－Ａ５７的性能功耗比非常
比（当然也有受制于工艺的原因）。与
下，Ｃｏ
此相应的是．基于Ｃｏｒｔｅｘ－Ａ１５架构的初
糟糕。在初步的尝试中，高功耗
代Ｓ０Ｃ芯片。Ｌ￣ＷＥｘｙｎｏｓ ５２５０￣ＤＥｘｙｎｏｓ
等问题使得很多厂商不得不弃用
５４１０在功耗方面表现不佳。
Ｃｏｒｔｅｘ—Ａ５７．包括华为麒麟９３０、联发
在这种情况下，ＡＲＭ设计出了创
科Ｈｅｌｉｏ ｘ１０都 吏用了Ｃｏｒｔｅｘ－Ａ５３。凡
ｅｘ－Ａ５７￣ｇ核心．比如骁
新的ｂＩｇ．ＬＩＴＴＬＥ架构，希望通过高性能
是使用了Ｃｏｒｔ
工艺下都给出了相当出色的性能、功
耗表现，甚至超过了高通那颗著名
的骁龙８００处理器（当然也远胜骁龙
８１０）。
高功耗的大核心搭配高性能功耗比但 龙８１０或者骁龙８０８、Ｅｙｎｘｏｓ ５４３３等，
是整体性能较差的小核心来提高系
实际表现均相比前代产品有一定退
统整体的性能功耗比，最终实现降低 步，尤其是在功耗效率方面甚至大
功耗、延长设备使用时间的目的。ｂｉｇ．
幅度倒退。
ＬＩＴＴＬＥ的推出，很快得到了移动处理
在这种情况下，ＡＲＭ不得不继
器厂商的欢迎，大量使用Ｃｏｒｔｅｘ－Ａ１５搭 续修修补补，推出了更为重视性能
配Ｃｏｒｔｅｘ－Ａ７的处理器出现，包括华为 功耗Ｌ￣ｉｇＣｏ ｒｔｅｘ—Ａ７２核心，高通等
麒麟９２ ｆ一－星的Ｅｘｙｎｏｓ ５４２２。
厂商则自行研发了Ｋｙ ｒｏ架构，不再
ＡＲＭ此时还没有深刻地认识到
使用ＡＲＭ能耗比较低的公版架构。
ｔｅｘ．Ａ７２的推出以及１６ｎｍ／１４ｎｍ等
处理器的性能功耗比实际上是移
Ｃｏｒ
动设备的核心竞争力，毕竟此时工 先进工艺的使用，才使得移动处理
艺尚有更多潜力可挖。于是，ＡＲＭ按 器摆脱了之前“大火炉”危机。
Ｃｏｒｔｅｘ—Ａ１７能够在工艺小幅度落
后的情况下还提供更高的性能功耗
比。显然这是一个不寻常的事件。事
出反常必有妖。在这里，还需要梳理
—
下多年来ＡＲＭ这些处理器架构的
来源，看看是否能找到一些苗头。
从ＡＲＭＢｇ发展历史中可以看出，
ＡＲＭ拥有多个ｃＰｕ架构设计中心．
面向不同的用户推出不同的架构家
族。其中，位于美国德克萨斯州的
奥斯丁设计团队发布了Ｃｏｒｔｅｘ－Ａ１５、
Ｃｏｒｔｅｘ－Ａ５７、Ｃｏｒｔｅｘ－Ａ７２，从本刊之前的
部就班地发布了全新的ＡＲＭｖ８指令
实际上．我们在讨论的时候，
集，这是ＡＲＭ第一个支持６４位计算 忽略了两个重要的型号：Ｃｏｒｔｅｘ—Ａ１２
３Ｃｏｒｔｅｘ－Ａ１７。其中前者是Ｃｏｒｔｅｘ－Ａ９
的指令集，与此同时还有支持６４位
￣１
Ｂｇｃ０ ｒｔｅＸ－Ａ５７大核心和高效能的小
的改进型产品，后者则是Ｃｏｒｔｅｘ—Ａ１２
核￣Ｃ Ｃｏ ｒｔｅｘ．Ａ５３。本来在ＡＲＭ的计划 的深入改进型，原因是Ｃｏｒｔｅｘ—Ａ１２不
中，Ｃｏ ｒｔｅｘ．Ａ５７会用上１６ｎｍ甚至更好
支持当Ｂ，￣ＡＲＭ主推的ｂ＿ｇ．ＬＩＴＴＬＥ技
ｒｔｅｘ．Ａ１ ７支持了新技术并可以
的工艺，不过苹果凭借Ｃｙｃｌｏｎｅ架构带
术，Ｃｏ
ｒｔｅｘ—Ａ７搭配成大小核心。按理
来￣Ｉｇ６４位Ａ７处理器让业界风向为之
￣０Ｃｏ
一
转，大量厂商不得不在提前使用
来说，如果苹果没有那么快推出６４
Ｃｏｒｔｅｘ．Ａ５７￣０Ｃｏｒｔｅｘ．Ａ５３来 抵抗”苹
￣２＿Ａ７处理器，Ｃｏ ｒｔｅｘ—Ａ１７应该会被诸
ｌ｝＿
｝： Ｌ上：
Ｉ厂 ＿—１ｆ一—■＿］ｃｏｔ： １
］
Ｉ
篓 ： ｛
…… ４…∞々… …＇０…∞ ……～……’∞
＾“神 …ｃｏｆ ｃ ‘ ｏ鲫，圳 ｌ
●骁龙Ｈ１ｆｌ的离功耗得到了业内一致吐槽，甚至有媒体做出“火热的骁龙Ｈ ’对其进行讽刺
■不同架构处理器性能功耗比和性能分布图
１０１ 翟
一Ｔｅｃｈ
介绍和实际架构来看，奥斯丁家族的
架构具有一脉相承的特性。另外一
个地方则是英国剑桥，ＡＲＭ剑桥设计
团队在这里设计了打造了著名Ａｇｄ＇，
核心产品，包括Ｃｏｒｔｅｘ—Ａ５、Ｃｏｒｔｅｘ－Ａ７
￣ＤＣｏｒｔｅｘ－Ａ５３。最后一个地方就没那
么有名了一位于法国的索菲亚・安
迪波斯利，欧洲科技中心，推出了
Ｃｏｒｔｅｘ－Ａ１２、Ｃｏｒｔｅｘ－Ａ１７￣ＤＣｏｒｔｅｘ－Ａ７３。
时间。目前很多ＳｏＣ芯片的峰值性能
Ｃｏｒｔｅｘ－Ａ７２是一个拥有超过１５级流水
表现都非常好，但是这些峰值『生能的 线、乱序执行能力的处理器。在指
功耗表现甚至超过５Ｗ，而一些极端
令端，Ｃｏｒｔｅｘ－Ａ７２设计了一个１２８ｂｉｔ提
Ｓ ｏ Ｃ￣Ｕ超过１ ＯＷ，这显然是一个完全 取单元和一个三发射解码级。每个
无法持续的状态，大部分手机在峰值
周期将有最多３个指令被解码为ｕｏｐｓ
性能下只能维持几分钟就必须降频 （微指令），然后将这些指令送入
甚至关闭数个大核心，无法提供持续 Ｒｅｎａｍｅ／Ｄｉｓｐａｔｃｈ（重命名，调度）阶段，
的性能输出。这样一来，更高性能产
调度单元每个周期能够实现５个ｕｏｐｓ
品存在的意义就被严重削弱了。尤其
的调度．最终通过ＩｓＯ单元派送７个队
如果从血缘关系来看的话，索菲亚家
族的处理器架构才是之前大获成功
的Ｃｏ￣ｅｘ－Ａ９的正统继承人。
现在终于真相大白，Ｃｏｒｔｅｘ－Ａ７３
和之前的处理器都不太一样。ＡＲＨ在
是设备商为了更好看、更吸引人的设
列并安排排序后Ａｇｕｏｐｓ进入８个执行
计，还在努力将手机造得更加轻薄。 管道。在这８个执行管道中。有２个执
所以让手机拥有高可持续性能就变 行诸如加法和位移这类基本操作的
得极为重要，Ｃｏｒｔｅｘ－Ａ７３的意义就在
ＡＬＵ（Ｓｉｍｐｌｅ Ｉｎｔｅｇｅｒ ＩＯＴｌ￣Ｓｉｍｐｌｅ Ｉｎｔｅｇｅｒ
于此，ＡＲＭ通过这个全新的架构在
ｌ１），整数的乘法、除法和乘法累加运
降低功耗、提升能耗效率和维持较 算有专门的多周期整数流水线（Ｍｕｌｔｉ
高峰值性能的同时还能保持和之前 Ｃｙｃｌｅ Ｍ），还有专门对ＡｓＩＭＤ以ｊｘ￣．：ＮＥＮＯ
Ｃｏｒｔｅｘ－Ａ７２基本相当ＡｇＩＰＣ。
在解析Ｃｏｒｔｅｘ－Ａ７３之前，我们先
来回顾—下Ｃｏｒｔｅｘ－Ａ７２的架构情况。
这样浮点运算进行处理的两个管线
（ＮＥＮＯ／ＦＰ Ｆ０￣ＮＥＮＯ／ＦＰ Ｆ１），还有单
个分支监视器（Ｂｒａｎｃｈ Ｂ）以及两个专
Ｃｏｒｔｅｘ—Ａ９后数代产品都选择了奥斯
丁家族，现在终于回到了索菲亚家
族。下面我们就一起来看看，索菲亚
家族Ａ￣Ｃｏ ｒｔｅｘ－Ａ７３优势在哪里，凭什
么能压倒奥斯丁家族，被ＡＲＭ选中而
上位”。，
＿＿ｆｃ，、，‘，ｖ ｊ／＼，－一二 ７３粱淘一一曲实
凌童高匀皇 皇置童 专ｊ ：匕 西≥≥
ｊ
从上面的回顾中可以看到，ＡＲＨ
在处理器发展的过程中一度更为偏
向性能，对功耗的重视程度并没有放
在首要位置，尤其是在早期制程尚能
”抵消”更大的核心带来的更高功耗
时。不过现在这样的情况已经发生了
变化（尤其是制程进步远没有之前
那样容易），ＡＲＭ不但更重视功耗，
而且还提出了一种全新的 洼能考量
方法，那就是”可持续性能”。
所谓可持续性能，是指处理器
在较高性能输出状态时所能持续的
一（７ｏｒｔｅｘ—Ａ７３，ＡＩ＜Ｍ称之为能效最高的处理器。
■（＇．ｏｒｔｅｘ—Ａ７２架构图 ■Ｃｏｒｔｅｘ Ａ７３架构图
应用与技术一
用的ＡＧｕ读取和存储单元（ＡＧＵ ＬＤ￣Ｅ］
行单兀中。
ＡＧＵ ＳＴ）。
ＡＲＭ依旧使用ｓｃｕ一致性单元来保证
集群中核心之间的一致性。集群的
包含式Ｌ２缓存最高可配置８Ｍ Ｂ（包括
Ｌ１缓存的数据），￣Ｃｏｒｔｅｘ・Ａ１７一样，
是Ｃｏｒｔｅｘ－Ａ７２￣９两倍，当然大部分消
费级产品最多配置１ Ｈ Ｂ或者２Ｍ ＢＡ＇￣Ｌ２
缓存。
附加功能方面，ＡＣＰ的加速一致
性端口是可选配置，移动设备一般
再来看看Ｃｏｒｔｅｘ・Ａ７３Ｂ￣后端，
再来看Ｃｏｒｔｅｘ－Ａ７３。）），（，Ｃｏｒｔｅｘ－Ａ７３
它有两个Ｆ Ｐ流水线，这一设计也
的架构图可以发现它￣［ＩＣｏ ｒｔｅｘ—Ａ１７ 被Ｃｏ ｒｔｅｘ・Ａ７２借鉴学习并应用在自
相似度非常高，这￣ＤＣｏｒｔｅｘ－Ａ７２三发
己的架构中。其余部分Ｃ０ ｒｔｅｘ－Ａ７３
射设计架构完全不同。Ｃｏ ｒｔｅｘ—Ａ７３微 设计了一个分支检测器和两个ＡＧ Ｕ
体系结构的特点在于流水线级数较 单元——但是每个ＡＧ Ｕ单元都可
短，只有大约１１—１２级，较短的流水线
以同时完成读写操作，而不是像
主要来自于对整个流程的优化。与
Ｃｏｒｔｅｘ－Ａ７２那样只读或者只写。此外
Ｃｏｆｆｅｘ－Ａ７２在指令提取端的５级流水线 在整数执行部分。Ｃｏｒｔｅｘ－Ａ７３设计了
相比，Ｃｏｒｔｅｘ－Ａ７３的指令提取端只有４ 两个４级、较复杂的整数单元，其中
级。更值得一提的是。Ｃｏｒｔｅｘ－Ａ７３较短
一
不会配备。ＡＣＰ主要用于附加模块和
ＣＰＵ核心共同运作，同时也可以利用
Ｌ２高速缓存。传统应用中往往和网
个可以执行乘法，另一个可以执
的指令解码端只有一级。这使得绝大 行整数除法，这两个都能够执行基 络相关，但在移动计算中这一点并不
重要。反倒是ＡＲＭ目前比较关注机器
多数指令能够在一个周期内完成，而
本的加法和位移操作。乘法累加不
不是Ｃｏｒｔｅｘ－Ａ７２１￣三个周期。在指令 再使用专门的ＡＬＵ，而需要这两个
执行阶段，只有浮点指令需要额外增
ＡＬＵ通力合作。
学习和计算机视觉在未来的发展潜
力，专门的加速器能够提高平台的
加一个周期，也就是总计需要１ ２级流
就可以完成。
对比Ｃｏｒｔｅｘ－Ａ７３和Ｃ０ｒｔｅｘ．Ａ７２大
那样，Ｃｏｒｔｅｘ－Ａ７３是一个充分优化管
效能。
由于Ｃｏｒｔｅｘ－Ａ７３３Ｌ要针对消费市
场。因此它不支持ＡＭＢＡ ５ ＣＨＩ标准，而
是仅仅通过双向１２８ｂｉｔ的ＡＭＢＡ ４ ＡＣＥ
标准。相比之下，老标准抛弃了那些
用不到的功能．为芯片节省了面积和
晶体管，降低了复杂性。目前所有支
水线，其余整数部分只需要１ １个周期
相径庭的设计风格，正如ＡＲＭ宣称的
与Ｃｏｒｔｅｘ＿Ａ１７相比。Ｃ０ｒｔｅｘ．Ａ７３将
道、资源和接口的架构，它的目的是
最大的指令调度能力），．￣４ｕｏｐｓ提高到
尽可能在最小的功耗下实现最佳的
了６ｏｐｓ，ＦＰ解码端可以独立向ＩｓＱ单 性能。ＡＲＭ还宣称它Ｙｉ］Ｒ＇３ＡＡｒｃｈ３２￣１］
元；￣ＤＮＥＮＯ单元发出２ｕｏｐｓ￣令，这和 ＡＡｒｃｈ６４ ＡＲＭｖ８做出了平衡，因此在
Ｃｏｍｅ．Ａ１７是一致的。但是整数部分却 执行不同命令时性能和功耗都不会
从Ｃ０ｒｔｅｘ＿Ａ仃的２ｕＤｐｓ增加到了４ｕｏｐｓ，
经过重命名，调度的指令进入指令排
有太大的劣势。
说完了核心，再来看看集群。
持ｂＩｇ．Ｌｒｒ．ｒＬＥ架构的ｓｏｃ都使用了ＡＣＥ接
口相连并保持一致性，比如ＣＣＩ一４００。
此外，不针对工业应用标准的另一个
序时。三个ＸｓＱ单元每个都可以派送２ Ｃｏｒｔｅｘ—Ａ７３可以支持四核心配置．每
个队列，从而进入后端的５个整数执 个集群能够容纳一个到四个核心，
问题是无法提供Ｌ１缓存ＥＩ￣ＥＣＣ校验支 ，
持，但是Ｌ２可以完全实现这个功能，
因此这也变得不是那么必要。
Ｃｏｒｔｅｘ—Ａ７３：Ｐｅａｋ Ｐｅｒｆｏｒｍａｎｃｅ，Ｂｅｓｔ Ｅｆｆｉｃｉｅｎｃｙ
１０３＾， 。
囵Ｔｅｃｈ
（ｓｌｏｔ），每个槽可以独立处理指令端
的所有资源。主要优点是每个”槽”
可以通过小环路来检测之前”槽”的
信息，这样能够消除对流水线指令端
资源的冗余访问，实现最佳功耗比，
并且每个”槽”都拥有大量资源以获
的微指令有助于时钟频率，不过也
保留站的整数部分可以向为ＡＬＵ、ＡＧＵ
相应地减少了整体Ｂ￣ＩＰＣ。Ｃｏｒｔｅｘ－Ａ７３
和分支监视器设置Ｂ￣ＩｓＱ单元发布队
能够减少被分成￣ｕｏｐｓ数量，并且改
列，最多分派４个ｕｏｐｓ（每个ＩｓＯ最多接
进了解码器性能。正如前文所说，
Ｃｏｒｔｅｘ－Ａ７３的解码器能够在一个时钟
收２个）。
寄存器方面，Ｃｏｒｔｅｘ—Ａ７２以及前
周期内完成大多数指令解码，而不是 代产品最重要的特点是使用物理寄
之前Ｃｏｒｔｅｘ—Ａ７２所需的３个周期。另外
存器而不是在架构类型的，这样做
由于为ＡＳＭＩＤ／ＮＥＮＯ浮点管线增加了 的优点是重命名阶段会简化，并实现
流水线级数，因ＪＪ：￣ＡＲＭ为其配备了两 更高的性能、降低功耗。￣Ｃｏｒｔｅｘ－Ａ１７
个可以直接读，写Ｉ￣ＡＧＵ单元，实现效
类似的是。这种做法允许一个理论
率最大化。在指令分派端，Ｃｏｒｔｅｘ－Ａ７３
上无限乱序指令的窗口，虽然实际中
得最佳性能。
指令预取模块经过优化，提升
了其最大吞吐量。其中一项优化是
用于去除无用的 气泡”并可以获得
更高Ａ￣ＩＰＣ。所谓”气泡”，是指那些
可能存在的危险导致流水线发生指
令停滞或者延迟。在之前的微架构
中，即使预测正确，并且指令端能够
向解码端发送大量的指令。但一旦指
令输入解码端并被分解成微操作的
时候，就有很大可能遇到“气泡”。但
是Ｃｏｒｔｅｘ—Ａ７３的设计可以检测这种情
况，并直接将微指令发送给解码端，
导致ＡＲＭ中几乎没有”气泡”出现，大
大提高了效率。
在分支预测方面，Ｃｏｒｔｅｘ－Ａ７３使
用了一种”体现最高水准”的分支预
测器，实现了比较准确的分支预测。
ＡＲＭ宣称新架构拥有一个更大的ＢＴｌＡＣ
（分支目标地址缓存，Ｂｒａｎｃｈ Ｔａｒｇｅｔ
Ａｄｄｒｅｓｓ Ｃａｃｈｅ），并引入了全新的６４通
路（ｅｎｔｒｙ）的“ｍｉｃｒｏ－ＢＴＡＣ”用于加速
分支预测。不过，ＡＲＭ没有公布更多
的细节，只是含糊说新的分支预测
设计能够预测几乎所有情况。对于
那些发生了错误的预测，微架构设
置了静态分支预测器和返回堆栈来
进行处理。
■高效率的双发射架构
●离效能的数据优化路径
Ａ Ｒ Ｍ有信心在这种双发射的处
理器上保持性能的同时提高效率。在
电源管理方面，电源只对当前正在运
行资源的逻辑有效。解码器在指令融
合方面也提供了显著的改进。一般来
Ｓｔａｔｅ．．ｏｆ－ｔｈｅ．．Ａｒｔ Ｂｒａｎｃｈ Ｐｒｅｄｉｃｔｉｏｎ
・
Ｉ
Ｍｏｒｅ ｅ仃ｉｃｉｅｎｔ ｂｒａｎｃｈ ｐｒｅｄｉｃｔｏｒ
・
Ｌａｒｇｅｒ ＢＴＡＣ ｓｔｒｕｃｔｕｒｅ．ｗｉｔｈ ｏｐｔｉｍｉｚｅｄ ＲＡＭ
ｏｒｇａｎｉｚａｔｉｏｎ
｛ 一卜 驾；篓 ＿ｊ＝
、
・
６４ ｅｎｔｒｙ Ｍｉｃｒｏ－ＢＴＡＣ ｔｏ ａｃｃｅｌｅｒａｔｅ ｂｌ ａｎｃｈ
ｐｒｅｄｉｃｔｉｏｎ
一
Ｉ
Ｉ
说，常用习惯用法的指令融合处理对
・
提高整体效能来说是非常重要的，但
是检测它们却很困难。Ｃｏｒｔｅｘ－Ａ７３能
够通过检测之前的事件和整个管线
的信息，来分辨出这些习惯用法。
－
２－ｗａｙ Ｘ ２５６ ｅｎｔｒｙ Ｉｎｄｉｅｃｔ ｒＰｒｅｄｉｃｔｏｒ，ａｃｃｅｓｓｅｄ
ｏｎｌｙ ｗｈｅｎ ｎｅｅｄｅｄ
Ｒｅｔｕｒｎ Ｓ＝ｃｋ ａｎｄ Ｓｔａｔｉｃ Ｐｒｅｄｉｃｔｉｏｎ ｔｏ ｇｅｔ
ｅｍａｉｒｎｉｎｇ ｍｉｓｐｒｅｄｉｃｔｉｏｎｓ ａｔ Ｉｏｗ ｐｏｗｅｒ
ｌ ０￡Ｉ＿删
Ｉ 霄＂ ｉ
ＡＲＭ １
在解码端，将指令分解为更多
Ｃｏ ｍｐ ｕｔ
＋
一体现最高木准的分支预测器
＿ｅ１ １０４
应用与技术
依旧存在限制，但它消除了某些情况
高速缓存地址转换上，Ｃｏｒｔｅｘ－Ａ７３已
下的指令窗口瓶颈。ＡＲＭ甚至宣称这 经从物理索引物理标签（ＰＩＰＴ）切
ＶＩＰＴ）。在
种设计为“乱序微架构方法哲学层
换至虚拟地址物理标签（
在读写方面，Ｃｏｒｔｅｘ—Ａ７３的两个
ＡＧ Ｕ读写单元，这个设计对提高系统
效能起到了很明显的作用，尤其是存
储系统。在内存带宽方面，Ｃｏｒｔｅｘ－Ａ７３
￣ＣＴＬＢ进行了改进。在之前的微架构
中，当需要切换到主要ＴＬＢＢ￣，数据集
的存在会导致性能下降，Ｃｏｒｔｅｘ－Ａ７３
通过为ＴＬＢ提供自己的预存器来解决
了这个问题，即使对于数据集也能实
现可持续的流式传输。
面的变革”。另外，Ｃｏｒｔｅｘ－Ａ７３还特别
ＰＩＰＴ中，遇到的最大问题是地址转
优化了从重命名阶段到ＩｓＱ阶段的资
换产生索引，这是ＣＰＵ核心的关键路
源问题。ＩｓＱ阶段所使用的乱序执行 径数据。但是在ＶＩＰＴ中，这个问题不
策略和方法对最终性能有很大影响，
复存在，系统使用扩展￣６４ＫＢ数据
因此需要特别注意有关指令调度问 缓存（Ｃｏｒｔｅｘ—Ａ７２￣Ｃｏｒｔｅｘ—Ａ１７只允许
题，比如队列的排序可以取决于很多 ３２ＫＢ），ＡＲＭ宣称较大的缓存带来了
种事件，举例来说当处在一个流式任
４％的性能提升。另一点需要指出的
务时，最好将所有的存储任务依次排 是，一般ＶＩＰＴ中车欠１牛需要处理重命名
列，这样内存系统中将存在一个完整 的问题，但是ＡＲＭ称Ｃｏｒｔｅｘ－Ａ７３使用硬
的缓存数据结构，以方便处理。 件完成了这一点。在硬件上，缓存实
在架构上说了这么多，最终还是
要落在实际的性能和功耗上来。ＡＲＭ
在数据端，Ｃｏｒｔｅｘ－Ａ７３Ａ，￣ＮＥＮＯ单 现的是４路关联性，但是在软件上则
元基本还是继承自Ｃｏｒｔｅｘ－Ａ７２，但依 看作ＰＩＰＴＡ￣８路３２ＫＢ或者１６路６４ＫＢ，
旧做出了不少改进。在Ｃｏｒｔｅｘ・Ａ７３上，
ＮＥＮＯ￣令级单元混杂了ＦＰ传输和ＦＰ
这一点是非常特殊的。
在缓存部分，Ｃｏ ｒｔｅｘ－Ａ７３￣Ｌ１缓
给出了一些官方模拟的数据，展示
Ｃｏｒｔｅｘ－Ａ７３可以带来怎样的提升。ＡＲＭ
宣称Ｃｏｒｔｅｘ－Ａ７３在ＢＢｅｎｃｈ（网站加载基
移动等功能，并且面积进行了一些
存为４路设计且固定为６４ＫＢ，这是对
ｔｅｘ－Ａ１７上３２ＫＢ／６４ＫＢ可选配置
优化，更小巧了。实际上，Ｃｏｒｔｅｘ－Ａ７３
之前Ｃｏｒ
准测试）、ＳＩＭＤ性能以及内存性能方
面，￣Ｃｏｒｔｅｘ－Ａ７２有着５％一１５％Ａ￣性能
提升。
和ｃｏｒｔｅｘ—Ａ７２Ａ￣区别主要在于整数部 的升级，也多于Ｃｏｒｔｅｘ－Ａ７２Ａ￣４８ＫＢ。Ｌ１
分，前者使用了一个复杂的、多周期 指令缓存的提升是Ｃｏｒｔｅｘ—Ａ７３在性能
ＡＬＵ，而后者则使用了简单ＡＬＵ。它们 上得到改善的一个关键性因素，ＡＲＭ
能力存在显著差异：Ｃｏ ｒｔｅｘ・Ａ７３中，
～
当然，由于Ｃｏｒｔｅｘ—Ａ７３的解码发射
表示他们花费了很多时间来优化指
宽度降低至双发射，因此在某些情
况下相比三发射Ａ￣Ｃｏｒｔｅｘ—Ａ７２，性能
个ＡＬＵ做乘法时，另一个可以做除 令缓存的性能和功耗。其中一个例
法，但是乘法累积则需要两个ＡＬＵ同 子是访问缓存的方式，如果正在执
时出现。在Ｃｏｒｔｅｘ－Ａ７２上。乘法累积
行的一个访问请求实际上是不需要
可能有所下降，比如在Ｄｈｒｙｓｔｏｎｅ这样
偏重于微观角度的测试软件中。但是
ＡＲＭ宣称Ｃｏｒｔｅｘ－Ａ７３Ｂ￣ＳＰＥＣ性能将和
Ｃｏ ｒｔｅｘ Ａ７２相当，所以其性能还是值
得期待。
功耗方面，这也是ＣＯ ｒｔｅｘ－Ａ７３
的最大改进。Ａ ＲＭ的数据表示
Ｃｏｒｔｅｘ－Ａ７３在整数、浮点和Ｌ２缓存复
有专门的的单元操作，ＡＬＵ￣Ｕ可以解 传递数据的，那么这个访问可以被
放出来进行其他简单工作。实际上 终止，起到节约能源的作用。在Ｌ２方
Ｃｏｒｔｅｘ－Ａ７３的设计对一些并行计算和 面，ＡＲＭ改善了ＣＰＵ之间的资源共享
杂项数据处理还是有意义的，尤其
销量，每个ＣＰＵ￣Ｂ有自己单独的资源，
是最大执行吞吐量已经翻倍的情况 单￣］ｇＣＰＵ数据流不会为其他ＣＰＵ核
下，效能会更为出色一些。
心带来性能影响，因此并行计算时
最后来看看存储方面。在数据 ＣＰＵ性能不会发生损失。
制方面都有了显著下降，综合下来相
Ｓｕｓｔａｉｎｉｎｇ Ｈｉｇｈ Ｍｅｍｏｒｙ Ｂａｎｄｗｉｄｔｈ
０ｐｒＪｍｉｚｅｄ ＭａｉｎＴＬ８ ｆｏｒ ｐｅｒｆｏｒｍａｎｃｅ
・
Ｉ Ｈｉｇｈ Ｔｈｒｏｕｇｈｐｕｔ Ｍｅｍｏ￣ Ｙ
・
ＦｕｌＩ Ｏｕ ｏｆ－ｏｒｄｅｒ ｄｕａｌ－ｉｓｓｕｅ ｌｏａｄ，ｓｔｏｒｅ
・
ＰｌａｉｎＴＬＢ ｐｒｅｆｅ￣ｃｈｅｒｆｏｒｌａｒｇｅｗｏｒｋｌｏａｄ ｓｔｒｅａｍｉｎｇ
Ｈ曲ｅｒ ｉｓｓｕｉｇ ｎｎｔｅ ｔ。ｍｅｍｏｒｙ ｓｙｓｔｅｒｎ
。
２ ｓｉｍｕｉｔａ￣ｎｅｏｕｓ Ｐ￣ｅＴｒｅｂｌｅＷａｌｋｓ
Ａｂｉｌｉｔｙｔｏ ｈ ｉｎＴＬＢ ｄｕｒｉｇ ＰＴＷ ｎ
・
Ｊ ・ＶＩＰＴ Ｄａｔａ Ｃａｃｈｅ ｔｏ ｉｎｃｒｅａｓｅ ｐｅｒｆｏｒｍａｎｃｅ
１．２ ｃａｃｈｅ ｏｐｒＪｍｉｓａｔｉｏｎｓ
・
Ｉ
１
。Ａｌｌｏｗｓｆｏｒ ６４ｋＢ ｄａｔａ ｃａｃｈｅ
－Ｉｎｄｅｘ ｒｏｌｌ，ｓｉｇ ｎｓｕｐｐｏ￣ｔ。ｍｉｍｍｉ＝ｅ ｓｏｆｔｗａｒｅ
ｍａｎＮ￣ｅｍｅｎｔ ￣ｕｓｔａｉｎ ｐａｒａｌｌｅｌ Ｓｔ￣＆ｍｓ ｗｉｔｈ ｎｏ ｐｅｒｆｏｒｍａｎｃｅ ｌｏｓｓ ｏｒ ｆ
ｂｅｔｔｅｒ ｍｕｌｔｉ．ｃｏｒｅ ｐｅｒｆｏｒｍａｎｃｅ ｓｃａｌｉｎｇ
Ｄｅｃｏｒｒｄａｔｅｄ Ｃａｃｈｅｍｂｌｅ ａｎｄ Ｎｏ Ｃａｃｈｅａｂｌｅ ａｃｃｅｓｓｅｓ
Ｅｎｈａｎｃｅｄ ａｒｂｉｔｒａｔｉｏｎ ｆｏｒ ｉｎｔｅｒｌｅａｖｉｇ＾ｃｃｅｓｓｅｓ ｎ
Ｉｍｐｍ￣ｄ ａｎｄ ｓｍａｉ￣ｃ ｃａｃｈｅ ｍ幽ｃｅｍｅｎｔ ｐｏｔｌｃｙ
－
｝
ＡＲＭ ｌ
！
ｊ
ＳｔＯｒｅ Ｂｕｆｆｅｒｏｐｔｉｍｉｓｅｄｆｏｒｗｒｉｔｅ ｓｔｒｅａｍｓ
。Ｅｎｈａｎｃｅｄ ＬＩ ａｎｄ １．２ ａｕｔｏ－ｐｒｅｆｅｔｃｈｉｎｇ
‘Ａｕｒｏｒａ＝ｔｉｃ ｃｏｍｐｌｅｘ Ｐ｜ｎｅｒｎ ｄｅｔｅｃｔｉｏｎ
Ａ削Ｈ Ｉ
・
・
●持久高技的内存带宽
ｉ
一高吞吐率的内存系统
一Ｔｅｃｈ
￣Ｃｏｒｌｔｅｘ・Ａ７２节约了大约２０％的功耗。
当然这里面还有一些硬件因素，比如
时钟门控技术的更新、硬件控制电路
的加强等。
最后ＡＲＭ还展示了新工艺下的
位。目前华为麒麟９６０已经开始使用 构。高通有自己的Ｋｙｒｏ，三星也研发出
Ｃｏｒｔｅｘ－Ａ７３架构，性能表现非常出色。
了Ｍｏｎｇｏｏｓｅ。这些内核￣ＤＣｏｒｔｅｘ－Ａ７３有
在１ ６ｎ ｍ工艺下，麒麟９６０能够运行在 什么差别呢？孰优孰劣呢？未来我们
２．３ＧＨｚ，相信未来换用更先进的工艺 将进一步研究这些内容。并在合适的
后，频率、性能还会进一步拔高。相
时候和大家一起讨论。
信接下来诸如高通、联发科等厂商也 总的来看，Ｃｏｒｔｅｘ－Ａ７３基本实现
的目的。在功耗、性能上实现了新的
会快速跟上，在未来的新处理器中 ７ＡＲＭ改善移动ＳｏＣ“可持续性能”
Ｃｏｒｔｅｘ—Ａ７３在面积方面的改善。ＡＲＭ
宣称在即将到来的１ ０ｎｍ工艺下，
Ｃｏｒｔｅｘ—Ａ７３相比２０ｎｍ的Ｃ０ｒｔｅｘ－Ａ５７降
低了大约７０％的面积，相比１６ｎｍ的
使用Ｃｏｒｔｅｘ－Ａ７３架构。
现在还有一个新问题：依然有 平衡，法国索菲亚团队也证明了自己
Ｃｏ ｒｔｅｘ－Ａ７３￣１］此优秀的公版架构存 的卓越和成功。从性能到性能功耗
在，是否还有厂商会花大力气自研架
比，ＡＲＭ￣Ｕ用Ｃｏｒｔｅｘ－Ａ７３实现了自己
Ｃｏｒｔｅｘ－Ａ７２面积减少了４６％。在相同的
工艺下，相比ｃｏｒｔｅｘ－Ａ７２降低２５％的
面积。另外，ＡＲＭ还比较了目前比较
流行的八核心Ｃｏｒｔｅｘ—Ａ５３架构。ＡＲＭ
宣称在相同的面积下可以实现２个
Ｃｏｒｔｅｘ—Ａ７３搭配４个Ｃｏｒｔｅｘ－Ａ５３，这样搭
配的多核心性能能够提升３０％，单核
性能能够提高最多９０％。
构呢？我们看到苹果Ａ系列ｓｏＣ自从 的改变。口
Ｃｏｒｔｅｘ－ＡｇＺ＿后就再没有使用过公版架
Ｊ
可以说，ＣＯ ｒｔｅｘ－Ａ７３依靠和
Ｃｏｒｔｅｘ—Ａ７２相当甚至更强的性能，但
是却更低的功耗、更高的性能功耗
比成功站上了移动世界新王者的地
一ＡＲＭ宣称１０ｎｍ ＦｉｎＦＥＴ
工艺下．四核 ￣Ｃｏｒｔｅｘ—Ａ７３
的大小约为ｓｆｆ－方毫米．频
率约为２ ８ＧＨｚ．比２８ｎｍ下
的双核 ￣２Ｃｏｒｔｅｘ—Ａ５３还略
小一些。
一ＡＲＭ给出的官方资料．详细介绍ＴＣｏｒｔｅｘ—Ａ７３的功耗和性能情况。
Ｃ
ｏ ｍｐ
引ｕｔｅ
２
月ｒ １０６