2024年9月24日发(作者：牛壤)
维普资讯
可编程视频信号输入处理器ＳＡＡ７１１１ —３９一
●新特器件应用
可编程视频信号输入处理器ＳＡＡ７ １ １ １
包头钢铁学院 张军 李含善
Ｖｉｄｅｏ Ｉｎｐｕｔ Ｐｒｏｃｅｓｓｏｒ（ＶＩＰ）ＳＡＡ７１１１
Ｚｈａｎｇ Ｊｕｎ Ｌｉ Ｈａｎｓｈａｎ
摘要：ＳＡＡ７ｌｌｌ是Ｐｈｉｌｉｐｓ公司的可编程视频输入处理芯片，它通过简洁的Ｉ℃总线与其它器件和设
备连接可以将视频信号转换为多种格式的数字信号。文中介绍了ＳＡＡ７１ｌｌ的主要特点、基本原理
和引脚功能，给出了它的应用连接和一个视频图像采集子系统的应用结构图。
关键词：ＳＡＡ７１ｌｌ；视频信号处理；视频Ａ／Ｄ
分类号：ＴＮ９１１．７３ 文献标识码：Ｂ 文章编号：１００６—６９７７（２００２）０８—００３９—０４
１ 引言
最复杂的信号莫过于视频信号。视频信号中除
了包含图像信号之外，还包括了行同步信号、行消隐
信号、场同步信号、场消隐信号以及槽脉冲信号、前
均衡脉冲、后均衡脉冲等。因而，对视频信号进行Ａ／
Ｄ转换的电路也非常复杂，Ｐｈｉｌｉｐｓ公司将这些非常
复杂的视频Ａ／Ｄ转换电路集成到了一块芯片内，从
而生产出功能强大的视频输入处理芯片ＳＡＡ７ｌ１１，
女口４×ＣＶＢＳ、２×Ｙ／Ｃ或者（１×Ｙ／Ｃ和２×ＣＶＢＳ）；
●具有两路模拟预处理通道；
●对所选择的ＣＶＢＳ或Ｙ／Ｃ通道可编程为静态
增益控制或自动增益控制；
●可进行白峰控制；
●带有两路内置的模拟抗混叠滤波器；
●内含两个８位的Ａ／Ｄ转换器；
●内含片内时钟发生器，Ｉ
●具有梳状滤波功能，Ｉ
为视频信号的数字化应用提供了极大的方便。
ＳＡＡ７１１１采用ＣＭＯＳ工艺。该器件通过简洁的
Ｉ℃总线与ＰＣ机进行连接可方便地构成ＳＡＡ７１１１的
开发系统。ＳＡＡ７１１１内部包含两路模拟处理通道，可
以选择视频源并可抗混叠滤波，同时还可以进行模
数变换、自动嵌位、自动增益控制、时钟产生、多制式
●行锁定系统时钟频率；
●具有数字ＰＬＬ，可用来进行行同步处理和时
钟发生；
●所有不同的制式标准只需同一频率的晶振
（２４．５７６ ＭＨｚ）；
●可进行行场同步信号的检测；
●自动进行５０／６０Ｈｚ场频的检测，自动进行标
准ＰＡＬ制式和ＮＴＳＣ制式之间的转换；
解码等，另外还可对亮度、对比度和饱和度进行控
制。ＳＡＡ７１１１芯片中的场同步信号ＶＲＥＦ、行同步信
号ＨＲＥＦ、奇偶场信号ＲＥＳ１、像素时钟信号ＬＬＣ２都
由管脚直接引出，从而省去了以往时钟同步电路的
设计，其可靠性也有所提高。系统内部锁相环技术
的集成使得可靠性有了很大的提高，并极大地降低
了设计复杂度。因此，利用ＳＡＡ７１１１可为视频信号
的数字化应用（比如多媒体领域、数字电视、图像处
理、视频监控、可视电话、视频桌面系统等领域）提供
极大的方便。
●可对各种制式的视频信号的亮度和色度进行
处理，这些制式包括ＰＡＬ ＢＧＨＩ，ＰＡＬ Ｎ，ＰＡＬ Ｍ，
ＮＴＳＣ Ｍ．ＮＴＳＣ Ｎ和ＮＴＳＣ ４．４３；
●用户可编程进行亮度峰值控制和镜头孔径修
正：
●可进行亮度、色度、饱和度的片内控制；
●具有实时状态信息输出；
●数据输出格式多样，具体格式如下：
一
２ 主要特点
一
４：１：１的ＹＵＶ格式（１２位）；
４：２：２的ＹＵＶ格式（１６位）；
４：２：２的ＹＵＶ格式【ＣＣＩＲ一６５６】（８位）；
５：６：５的ＲＧＢ格式（１６位）；
ＳＡＡ７１１１的主要特点如下：
一
●具有四路模拟输入和内部模拟信号源选择，
一
维普资讯
——
４０—— 《国外电子元器０￣）２００２年第８期 ２００２年８月
（４）将ＹＵＶ限制在１～２４４范
ＡＯＵＴ
ＡＩ １１
ＡＩ１ ２・
ＡＩ ２１
＾Ｉ ２２
模拟处理
邾
模数转换
ＡＤｌ ＡＤ２
色度信号处理电路和
亮度、对比度、饱和度ｎｆ
ＹＵＶ—ＲＧＢ
围内。
ＶＰ０（０—１ ５）
ＦＥＹ
ＨＲＥＦ
ＸＴＡＬ
？／ＣＶＢＳ控制电路 ：
转换和
输出格
式控制
Ｉ ｃ总线
控制
Ｉ℃总线
接口
时钟发生
上电控制
Ｙ信号也被送到色度信号处
理器，经过延时补偿与梳状滤波后
［Ⅱ
ＣＯＮ
ｖ ｃｖｅｓ
模拟处理
控制
ＴＤＩ
ＴＣＫ
ＴＭＳ
ＴＲＳＴ
ＴＤ０
蠢莲羞
的ｕＶ信号一起进入ＲＧＢ变换矩
阵以产生ＲＧＢ信号，然后通过格
式选择器由ＶＰＯ输出。该信号有
多种输出格式可供选择。
ＩＩＣＳＡ
ＳＯＡ
ＬＬＣ２
ＣＲＥＦ
ＬＬＣ
ＲＥＳ
鎏翥扫描ｌ Ｉ 娄墨 。
ＶＳ ＨＳ ＶＲＥＦ ＲＴＳ０ ＲＴＳ ｌ ＲＴＣ０
亮度信号处理电路的工作过
程是这样的：８位亮度信号（ＣＶＢＳ、
Ｓ—ＶＨＳ、ＨＩ８格式）送到一个可切
ＸＴＡＬ ＸＴＡＬ１
图１ ＳＡＡ７１１１功能方框图
一
换的预滤波器进行高频成分的损
失补偿，然后再送到中心频率为Ｆ＝４．４３ＭＨｚ或
３．５８ＭＨｚ的色度信号陷波器中，以最大程度地减弱
８：８：８的ＲＧＢ格式（２４位）；
●具有符合ＩＥＥＥ １ １４９．１标准扫描逻辑的边界
扫描测试电路；
色载波信号（对Ｓ一￣ＨＳ、ＨＩ８格式，它必须是旁通
的），最后再经可变带宽滤波和匹配放大后进行叠加
●可通过Ｉ２Ｃ总线接受外部控制器的完全控
制。
以产生Ｙ信号供上面的色度信号处理使用。
经过预滤波后的亮度信号的另一路将用于同步
处理。其主要作用是进入带宽为１ＭＨｚ的同步滤波
器以分离同步信号。同步信号分离出来后，再经过
３ 结构原理及引脚功能
３．１ ＳＡＡ７１１１的结构原理
ＳＡＡ７１１１的功能方框图如图１所示。ＳＡＡ７１１１
相位检测进入一个环形滤波器，然后再经过计数器
有四条视频信号输入引脚ＡＩ１ １、ＡＩ１２、ＡＩ２１、ＡＩ２２。当
视频信号从某一引脚进入之后，首先进行模拟处理，
和场处理器来产生相应的行、场同步信号ＨＳ和
ＶＳ。另外，环形滤波器还可驱动晶体振荡器以产生
占空比为５０％的ＬＬＣ（２７ＭＨｚ）、ＬＬＣ２（１３．５ＭＨｚ）、
ＣＲＥＦ（相对ＬＬＣ２有一定的延时）等时钟信号。
然后通过缓冲器输出一路到ＡＯＵＴ端用于监视，另
一
路经Ａ／Ｄ后产生数字色度信号和亮度信号分别
对其进行处理。经过处理后的亮度信号一路送到色
度信号处理电路经过综合处理后产生Ｙ、ｕ、Ｖ信号，
再经过格式化后从１６位的ＶＰＯ输出；另一路进入
同步分离电路．并经数字ＰＬＬ产生行、场同步信号
ＨＳ和ＶＳ，同时ＰＬＬ驱动时钟发生电路以产生与ＨＳ
锁定的时钟信号ＬＬＣ和ＬＬＣ２。
３．２引脚功能
．．．
呈 昌＝毫 Ｉ管宝 妄要害
昌８ 苫 昌ｇ
∞∞
色度信号处理电路的工作过程通常是：从Ａ／Ｄ
出来的８位数字色度信号被送入平方解码器，在此
利用了两个副载波信号，其中副载波信号的相位与
ＶＳ
Ａ
ＶＤ
Ａ
ＶＳ
Ａ
ＶＤ
Ａ
Ａ
ＶＤ
ＶＳ
Ｖ
解码器成０。或９０。的关系，频率由当前所输入视频信
号的色彩制式所决定。从平方解码器出来的色差信
号经过一个低通滤波器后便可获得所需带宽的色差
信号。而后色差信号再被送入亮度、对比度和饱和
度控制电路以完成如下功能：
（１）ＡＧＣ；
（２）色度信号幅度匹配；
（３）亮度、对比度、饱和度控制；
＞＞ Ｊ Ｕ ＞＞ 工＞
图２ ＳＡＡ７１１１的弓Ｉ脚｛ｊ｝歹０
维普资讯
可编程视频信号输入处理器ｓＡ＿Ａ７１ ｌ １ —４１一
图２所示是ＳＡＡ７１ｌｌ的引脚。各引脚的功能如
下：
１脚：（ Ｉ＇Ｒ ）边界扫描测试选择，低电平禁止；
２脚：（ＴＣＫ）边界扫描测试时钟；
３脚：（ＲＴＣＯ）实时控制输出，包含系统时钟频
率、子带时钟频率、相位和ＰＡＬ序列信息；
４脚：（ＩＩＣＳＡ）ｉ２Ｃ总线，从地址选择，为“０”时：
４８Ｈ，写；４９Ｈ，读；为“１”时：４ＡＨ，写；４ＢＨ，读；
５脚：（ＳＯＡ）Ｉ℃总线，串行数据输入 出；
６脚：（ｓｃＬ）Ｉ℃总线，串行时钟输入；
７脚：（ＮＣ（ＲＥＦＨ））未连接（测试用）；
８脚：（ＮＣ（ＲＥＦＣ１））未连接（测试用）；
９脚：（ＮＣ（￣ＦＣ２））未连接（测试用）；
１０脚：（ＮＣ）未连接；
１ｌ脚：（ＴＤＯ）边界扫描测试数据输出；
１２脚：（ＴＤＩ）边界扫描测试数据输入；
１３脚：（ＴＮＳ）边界扫描测试模式选择；
１４脚：（ｖＳｓＡ２）模式输入２的地；
１５脚：（ＡＩ２２）模拟输入２２；
１６脚：（ＶＯＯＡ２）模拟输入２的正电源（＋５Ｖ）；
１７脚：（ＡＩ２１）模拟输入２１；
１８脚：（ＶＳＳＡ１）模拟输入１的地；
１９脚：（ＡＩ１２）模拟输入１２；
２０脚：（ＶＤＤＡ１）模拟输入１的正电源（＋５Ｖ）；
２１脚：（ＡＩ１１）模拟输入ｌｌ；
２２脚：（ＶＳＳ）ＳＵＢＳＴＲＡＴＥ地；
２３脚：（ＡＯＵＴ）模拟测试输出，用于测试模拟输
入通道；
２４脚：（ＶＤＤＡ０）内部ＣＣＣ的正电源电压（＋
５Ｖ）；
２５脚：（ＶＳＳＡ０）模拟输入０的地；
２６脚：（ＶＲＥＦ）垂直参考输出信号（Ｉ℃一ｂｉｔ
ＣＯＭＰＯ＝０）或复合消隐信号的反相（Ｉ℃一ｂｉｔ ＣＯＭ—
ＰＯ＝１）；（通过Ｉ℃一ｂｉｔ ＯＥＨＶ选通）；
２７脚：（ＶＤＤ５）正电源（＋５Ｖ）；
２８脚：（ＶＳＳ５）地；
２９脚：（ｕＣ）行锁定系统时钟输出（２７ＭＨｚ）；
３０脚：（ＬＩＣ２）ＬＩＪＣ二分频（１３．５ＭＨｚ）；
３ｌ脚：（ＣＲＥＦ）时钟参考输出，由内部ＣＧＣ产生
的１３．５ＭＨｚ频率的时钟有效信号。利用ＣＲＥＦ，可使
ＶＰＯ总线的所有接口的总线达到完全同相；
３２脚：（１ＩＥＳ）复位信号（低电平有效，输出），使
设备处于确定状态，所有数据输出均处于高阻态，
Ｉ℃总线复位；
３３脚：（ｃＥ）使能，低电平强制复位；
３４脚：（ＶＤＤ４）正电源（＋５Ｖ）；
３５脚：（ＶＳＳ４）地；
３６脚：（ＮＣ）不用；
３７脚：（ＮＣ）不用：
３８脚：（ＨＳ）水平同步输出信号。
３９脚：（ＲＴＳ１）由Ｉ℃一ｂｉｔ ＲＴＳＥ１控制的两种功
能。ＲＴＳＥ１＝０时为ＰＡＬ行识别信号（低＝“ＰＡＬ”
行），标明是否反相的Ｒ—Ｙ分量。ＲＴＳＥ１＝１时为
Ｈ—Ｐｕ 锁定信号，“高”指示内部水平锁相环已锁
定：
４０脚：（Ｒ ０）由Ｉ℃一ｂｉｔ ＲＴＳＥ０控制的两种功
能。ＲＴＳＥ１＝０时为奇偶场信号，其中“高”为奇数
场。而ＲＴＳＥ１＝１时为垂直锁定信号，“高”表示内部
ＶＮＬ已锁定；
４１脚：（ｖｓ）针对ＹＩ』ｖ输出的垂直同步信号（可
通过Ｉ℃一ｂｉｔ ＯＥＨＶ使能），如果处于垂直噪声限幅
（ＶＮＬ），那么ＶＳ高电平时间大约是６行，且在上升
沿包含相位信息；
４２脚：（ＨＲＥＦ）水平参考输出信号（通过Ｉ℃一ｂｉｔ
ＯＥＨＶ使能），该信号指示ＨⅣ总线上的数据，上升
沿标明有效行的开始，高电平的周期为７２０个采样
点。在垂直消隐间隔期间，该信号依然有效；
４３脚：（ＶＳＳ３）地；
４４脚：（ＶＤＤ３）正电源（＋５Ｖ）；
４５～５０脚：（ＶＰＯ（１５～１０））数字ＶＰＯ总线（视频
输出端口）信号的高位，可用于输出数据的速率和格
式。可以通过Ｉ℃一ｂｉｔ ｏＦｒｓｏ和ｏＦｒｓ１控制。当
ＶＩＰＢ＝１时，数字化的输入信号的高六位（ＡＤ１【７～
２】）与这组输出信号相连；
５１脚：（ＶＳＳ２）地：
５２脚：（ＶＤＤ２）正电源（＋５Ｖ）；
５３～６２脚：（ｖｐｏ（９～０））数字ＶＰＯ总线（视频输
出端口）信号的低位，用于输出数据的速率和格式。
可以通过Ｉ℃一ｂｉｔ Ｏ兀 ０和０兀 １控制。当ＶＩＰＢ＝１
时，数字化的输入信号的ＡＤ１【１～０】和ＡＤ２【７～０】
与这组输出信号相连；
６３脚：（ＦＥＩ）快速输入使能信号（低有效）。该信
号用来控制数字ＹＵＶ总线的快速切换，高电平时，
ＳＡＡ７１１１的Ｙ和ｕｖ输出变为高阻；
维普资讯
一
４２一 《国外电子元器￣）２００２年第８期 ２００２年８月
（输 ６４脚：（ＧＰＳＷ）通用开关
出）。通过对Ｉ℃总线的控制来设置该
信号的状态，为 吼
果使用 吼
接；
电平：
Ｉ ｌ＝Ｉ＝Ｉ Ｉ＝Ｉ
１ ００ｎＦ
６５脚：（ＸＴＡＬ）晶振的第二脚。如
时钟信号，该引脚不连
ＶＳＳ
ＶＰＯ
（１ ５：０）
ＡＩ ２ ２荟荟荟舌拿拿 Ｉ三三 兰苫昌舌 ｅ ｅ暑 ｌ童
篁
６６脚：（ＸＴＡＬ１）２４．５７６ＭＨｚ晶振
的输入脚或连接外部时钟输入（ＴＴＬ
兼容）；
６７脚：（ＶＳＳ１）地；
６８脚：（ＶＤＤ１）正电源（＋５Ｖ）。
ＳＣＬ、ＳＤＡ通过上拉电阻可与电
源ＶＣＣ相连。因此，只要遵守Ｉ℃总
线时序，便可通过这两条线来实现ＰＣ
机与ＳＡＡ７１１１之间的通讯。
１ｋｎ
１
Ｍ
Ｌ Ａ—Ｉ
旺 ∞雨
Ａ
４ 应用 １ｋｎ
４．１典型电路 ｓｓ一－＿［
图３所示是ＳＡＡ７１１１视频信号０ ‘ ・
ＸＴＡＬ
处理器的典型连接电路。由于 。 “￡ｌ ＯｐＦ
ＳＡＡ７１１１是超大规模集成电路，因此，
【＿０（ 】
００
只要在其输入端输入视频信号，就可
Ｌ
一
—
量姿姿 姿姿妥窭婆圣至 呈 妻ｉ
ｖｓｓ
Ｌ－ＶＳＳＡ＿一ｌ＿ＶＳＳ
ｌ三
在其输出端得到不同格式的数字信
寸００
００
号，且功能极其强大，使用异常方
Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ
ｎ００
－Ｉ－ｖｓｓ
Ｉ ＝Ｉ
图３ ＳＡＡ７１１１的应用连接
８ ７ ６ ５ ４１ ２１ ０
参考文献
¨¨¨ ¨¨ ⅥⅥⅥⅥⅥⅥⅥⅥⅥⅥ
便。因而，在视频图像的模数转换方面具有重要的
Ｆ Ｆ Ｓ Ｓ Ｏ １ ０ Ｗ Ｔ 陌叫 Ｃ ２ Ｆｌ旺丽 ∽
５ ４１ ２１ ０ ９
应用。图４所示是ＳＡＡ７１１１的一个典型开发电路。
１．Ｐｈｉｌｉｐｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ．ＤＡＴＡ ＳＨＥＥＴ ＳＡＡ７ １ １１
４．２视频图像采集系统
图５是作者设计开发的一个视频图像采集子系
统的方框图。该系统工作时，首先将彩色摄像机输出
的模拟视频信号分两路分别送到ＳＡＡ７１ １ １的ＡＩ１ １和
ＡＩ１２进行模拟处理，然后经Ａ／Ｄ转换，再进行色度信
号处理和亮度信号处理，最后由ＶＰＯ输出数字图像
数据。输出数据的格式采用５６５ＲＧＢ，宽度为１６位。
系统的核心控制部分由一片ＦＰＧＡ芯片实现。当
Ｖｉｄｅｏ Ｉｎｐｕｔ Ｐｒｏｃｅｓｓｏｒ（ＶＩＰ）
２．苏光大．微机图象处理系统．北京：清华大学出
版社， ．７
收稿日期：２００２—０１—０９
咨询编号：０２０８１６
ＰＣ机的ＣＰＵ发出采样信号以后，由ＦＰＧＡ构成的采
样控制器即可在此后的第一个帧同步信号到来时开
始采样，并将这帧数据存放在ＳＲＡＭ中，采样结束后
Ｉ Ｉ Ｉ￣ｔ．，ＩＡＩ＿１ Ｈ室曩Ｈ警
向ＣＰＵ发出采样结束信号ＥＣＯ。存贮于ＳＲＡＭ中的
一
帧数据最后将由ＰＣ机存放在其硬盘中以供进一
步的分析、处理和使用。ＦＰＧＡ的主要作用是实现三
个逻辑功能块，即地址发生器、握手逻辑和ＲＡＭ写
时序
2024年9月24日发(作者：牛壤)
维普资讯
可编程视频信号输入处理器ＳＡＡ７１１１ —３９一
●新特器件应用
可编程视频信号输入处理器ＳＡＡ７ １ １ １
包头钢铁学院 张军 李含善
Ｖｉｄｅｏ Ｉｎｐｕｔ Ｐｒｏｃｅｓｓｏｒ（ＶＩＰ）ＳＡＡ７１１１
Ｚｈａｎｇ Ｊｕｎ Ｌｉ Ｈａｎｓｈａｎ
摘要：ＳＡＡ７ｌｌｌ是Ｐｈｉｌｉｐｓ公司的可编程视频输入处理芯片，它通过简洁的Ｉ℃总线与其它器件和设
备连接可以将视频信号转换为多种格式的数字信号。文中介绍了ＳＡＡ７１ｌｌ的主要特点、基本原理
和引脚功能，给出了它的应用连接和一个视频图像采集子系统的应用结构图。
关键词：ＳＡＡ７１ｌｌ；视频信号处理；视频Ａ／Ｄ
分类号：ＴＮ９１１．７３ 文献标识码：Ｂ 文章编号：１００６—６９７７（２００２）０８—００３９—０４
１ 引言
最复杂的信号莫过于视频信号。视频信号中除
了包含图像信号之外，还包括了行同步信号、行消隐
信号、场同步信号、场消隐信号以及槽脉冲信号、前
均衡脉冲、后均衡脉冲等。因而，对视频信号进行Ａ／
Ｄ转换的电路也非常复杂，Ｐｈｉｌｉｐｓ公司将这些非常
复杂的视频Ａ／Ｄ转换电路集成到了一块芯片内，从
而生产出功能强大的视频输入处理芯片ＳＡＡ７ｌ１１，
女口４×ＣＶＢＳ、２×Ｙ／Ｃ或者（１×Ｙ／Ｃ和２×ＣＶＢＳ）；
●具有两路模拟预处理通道；
●对所选择的ＣＶＢＳ或Ｙ／Ｃ通道可编程为静态
增益控制或自动增益控制；
●可进行白峰控制；
●带有两路内置的模拟抗混叠滤波器；
●内含两个８位的Ａ／Ｄ转换器；
●内含片内时钟发生器，Ｉ
●具有梳状滤波功能，Ｉ
为视频信号的数字化应用提供了极大的方便。
ＳＡＡ７１１１采用ＣＭＯＳ工艺。该器件通过简洁的
Ｉ℃总线与ＰＣ机进行连接可方便地构成ＳＡＡ７１１１的
开发系统。ＳＡＡ７１１１内部包含两路模拟处理通道，可
以选择视频源并可抗混叠滤波，同时还可以进行模
数变换、自动嵌位、自动增益控制、时钟产生、多制式
●行锁定系统时钟频率；
●具有数字ＰＬＬ，可用来进行行同步处理和时
钟发生；
●所有不同的制式标准只需同一频率的晶振
（２４．５７６ ＭＨｚ）；
●可进行行场同步信号的检测；
●自动进行５０／６０Ｈｚ场频的检测，自动进行标
准ＰＡＬ制式和ＮＴＳＣ制式之间的转换；
解码等，另外还可对亮度、对比度和饱和度进行控
制。ＳＡＡ７１１１芯片中的场同步信号ＶＲＥＦ、行同步信
号ＨＲＥＦ、奇偶场信号ＲＥＳ１、像素时钟信号ＬＬＣ２都
由管脚直接引出，从而省去了以往时钟同步电路的
设计，其可靠性也有所提高。系统内部锁相环技术
的集成使得可靠性有了很大的提高，并极大地降低
了设计复杂度。因此，利用ＳＡＡ７１１１可为视频信号
的数字化应用（比如多媒体领域、数字电视、图像处
理、视频监控、可视电话、视频桌面系统等领域）提供
极大的方便。
●可对各种制式的视频信号的亮度和色度进行
处理，这些制式包括ＰＡＬ ＢＧＨＩ，ＰＡＬ Ｎ，ＰＡＬ Ｍ，
ＮＴＳＣ Ｍ．ＮＴＳＣ Ｎ和ＮＴＳＣ ４．４３；
●用户可编程进行亮度峰值控制和镜头孔径修
正：
●可进行亮度、色度、饱和度的片内控制；
●具有实时状态信息输出；
●数据输出格式多样，具体格式如下：
一
２ 主要特点
一
４：１：１的ＹＵＶ格式（１２位）；
４：２：２的ＹＵＶ格式（１６位）；
４：２：２的ＹＵＶ格式【ＣＣＩＲ一６５６】（８位）；
５：６：５的ＲＧＢ格式（１６位）；
ＳＡＡ７１１１的主要特点如下：
一
●具有四路模拟输入和内部模拟信号源选择，
一
维普资讯
——
４０—— 《国外电子元器０￣）２００２年第８期 ２００２年８月
（４）将ＹＵＶ限制在１～２４４范
ＡＯＵＴ
ＡＩ １１
ＡＩ１ ２・
ＡＩ ２１
＾Ｉ ２２
模拟处理
邾
模数转换
ＡＤｌ ＡＤ２
色度信号处理电路和
亮度、对比度、饱和度ｎｆ
ＹＵＶ—ＲＧＢ
围内。
ＶＰ０（０—１ ５）
ＦＥＹ
ＨＲＥＦ
ＸＴＡＬ
？／ＣＶＢＳ控制电路 ：
转换和
输出格
式控制
Ｉ ｃ总线
控制
Ｉ℃总线
接口
时钟发生
上电控制
Ｙ信号也被送到色度信号处
理器，经过延时补偿与梳状滤波后
［Ⅱ
ＣＯＮ
ｖ ｃｖｅｓ
模拟处理
控制
ＴＤＩ
ＴＣＫ
ＴＭＳ
ＴＲＳＴ
ＴＤ０
蠢莲羞
的ｕＶ信号一起进入ＲＧＢ变换矩
阵以产生ＲＧＢ信号，然后通过格
式选择器由ＶＰＯ输出。该信号有
多种输出格式可供选择。
ＩＩＣＳＡ
ＳＯＡ
ＬＬＣ２
ＣＲＥＦ
ＬＬＣ
ＲＥＳ
鎏翥扫描ｌ Ｉ 娄墨 。
ＶＳ ＨＳ ＶＲＥＦ ＲＴＳ０ ＲＴＳ ｌ ＲＴＣ０
亮度信号处理电路的工作过
程是这样的：８位亮度信号（ＣＶＢＳ、
Ｓ—ＶＨＳ、ＨＩ８格式）送到一个可切
ＸＴＡＬ ＸＴＡＬ１
图１ ＳＡＡ７１１１功能方框图
一
换的预滤波器进行高频成分的损
失补偿，然后再送到中心频率为Ｆ＝４．４３ＭＨｚ或
３．５８ＭＨｚ的色度信号陷波器中，以最大程度地减弱
８：８：８的ＲＧＢ格式（２４位）；
●具有符合ＩＥＥＥ １ １４９．１标准扫描逻辑的边界
扫描测试电路；
色载波信号（对Ｓ一￣ＨＳ、ＨＩ８格式，它必须是旁通
的），最后再经可变带宽滤波和匹配放大后进行叠加
●可通过Ｉ２Ｃ总线接受外部控制器的完全控
制。
以产生Ｙ信号供上面的色度信号处理使用。
经过预滤波后的亮度信号的另一路将用于同步
处理。其主要作用是进入带宽为１ＭＨｚ的同步滤波
器以分离同步信号。同步信号分离出来后，再经过
３ 结构原理及引脚功能
３．１ ＳＡＡ７１１１的结构原理
ＳＡＡ７１１１的功能方框图如图１所示。ＳＡＡ７１１１
相位检测进入一个环形滤波器，然后再经过计数器
有四条视频信号输入引脚ＡＩ１ １、ＡＩ１２、ＡＩ２１、ＡＩ２２。当
视频信号从某一引脚进入之后，首先进行模拟处理，
和场处理器来产生相应的行、场同步信号ＨＳ和
ＶＳ。另外，环形滤波器还可驱动晶体振荡器以产生
占空比为５０％的ＬＬＣ（２７ＭＨｚ）、ＬＬＣ２（１３．５ＭＨｚ）、
ＣＲＥＦ（相对ＬＬＣ２有一定的延时）等时钟信号。
然后通过缓冲器输出一路到ＡＯＵＴ端用于监视，另
一
路经Ａ／Ｄ后产生数字色度信号和亮度信号分别
对其进行处理。经过处理后的亮度信号一路送到色
度信号处理电路经过综合处理后产生Ｙ、ｕ、Ｖ信号，
再经过格式化后从１６位的ＶＰＯ输出；另一路进入
同步分离电路．并经数字ＰＬＬ产生行、场同步信号
ＨＳ和ＶＳ，同时ＰＬＬ驱动时钟发生电路以产生与ＨＳ
锁定的时钟信号ＬＬＣ和ＬＬＣ２。
３．２引脚功能
．．．
呈 昌＝毫 Ｉ管宝 妄要害
昌８ 苫 昌ｇ
∞∞
色度信号处理电路的工作过程通常是：从Ａ／Ｄ
出来的８位数字色度信号被送入平方解码器，在此
利用了两个副载波信号，其中副载波信号的相位与
ＶＳ
Ａ
ＶＤ
Ａ
ＶＳ
Ａ
ＶＤ
Ａ
Ａ
ＶＤ
ＶＳ
Ｖ
解码器成０。或９０。的关系，频率由当前所输入视频信
号的色彩制式所决定。从平方解码器出来的色差信
号经过一个低通滤波器后便可获得所需带宽的色差
信号。而后色差信号再被送入亮度、对比度和饱和
度控制电路以完成如下功能：
（１）ＡＧＣ；
（２）色度信号幅度匹配；
（３）亮度、对比度、饱和度控制；
＞＞ Ｊ Ｕ ＞＞ 工＞
图２ ＳＡＡ７１１１的弓Ｉ脚｛ｊ｝歹０
维普资讯
可编程视频信号输入处理器ｓＡ＿Ａ７１ ｌ １ —４１一
图２所示是ＳＡＡ７１ｌｌ的引脚。各引脚的功能如
下：
１脚：（ Ｉ＇Ｒ ）边界扫描测试选择，低电平禁止；
２脚：（ＴＣＫ）边界扫描测试时钟；
３脚：（ＲＴＣＯ）实时控制输出，包含系统时钟频
率、子带时钟频率、相位和ＰＡＬ序列信息；
４脚：（ＩＩＣＳＡ）ｉ２Ｃ总线，从地址选择，为“０”时：
４８Ｈ，写；４９Ｈ，读；为“１”时：４ＡＨ，写；４ＢＨ，读；
５脚：（ＳＯＡ）Ｉ℃总线，串行数据输入 出；
６脚：（ｓｃＬ）Ｉ℃总线，串行时钟输入；
７脚：（ＮＣ（ＲＥＦＨ））未连接（测试用）；
８脚：（ＮＣ（ＲＥＦＣ１））未连接（测试用）；
９脚：（ＮＣ（￣ＦＣ２））未连接（测试用）；
１０脚：（ＮＣ）未连接；
１ｌ脚：（ＴＤＯ）边界扫描测试数据输出；
１２脚：（ＴＤＩ）边界扫描测试数据输入；
１３脚：（ＴＮＳ）边界扫描测试模式选择；
１４脚：（ｖＳｓＡ２）模式输入２的地；
１５脚：（ＡＩ２２）模拟输入２２；
１６脚：（ＶＯＯＡ２）模拟输入２的正电源（＋５Ｖ）；
１７脚：（ＡＩ２１）模拟输入２１；
１８脚：（ＶＳＳＡ１）模拟输入１的地；
１９脚：（ＡＩ１２）模拟输入１２；
２０脚：（ＶＤＤＡ１）模拟输入１的正电源（＋５Ｖ）；
２１脚：（ＡＩ１１）模拟输入ｌｌ；
２２脚：（ＶＳＳ）ＳＵＢＳＴＲＡＴＥ地；
２３脚：（ＡＯＵＴ）模拟测试输出，用于测试模拟输
入通道；
２４脚：（ＶＤＤＡ０）内部ＣＣＣ的正电源电压（＋
５Ｖ）；
２５脚：（ＶＳＳＡ０）模拟输入０的地；
２６脚：（ＶＲＥＦ）垂直参考输出信号（Ｉ℃一ｂｉｔ
ＣＯＭＰＯ＝０）或复合消隐信号的反相（Ｉ℃一ｂｉｔ ＣＯＭ—
ＰＯ＝１）；（通过Ｉ℃一ｂｉｔ ＯＥＨＶ选通）；
２７脚：（ＶＤＤ５）正电源（＋５Ｖ）；
２８脚：（ＶＳＳ５）地；
２９脚：（ｕＣ）行锁定系统时钟输出（２７ＭＨｚ）；
３０脚：（ＬＩＣ２）ＬＩＪＣ二分频（１３．５ＭＨｚ）；
３ｌ脚：（ＣＲＥＦ）时钟参考输出，由内部ＣＧＣ产生
的１３．５ＭＨｚ频率的时钟有效信号。利用ＣＲＥＦ，可使
ＶＰＯ总线的所有接口的总线达到完全同相；
３２脚：（１ＩＥＳ）复位信号（低电平有效，输出），使
设备处于确定状态，所有数据输出均处于高阻态，
Ｉ℃总线复位；
３３脚：（ｃＥ）使能，低电平强制复位；
３４脚：（ＶＤＤ４）正电源（＋５Ｖ）；
３５脚：（ＶＳＳ４）地；
３６脚：（ＮＣ）不用；
３７脚：（ＮＣ）不用：
３８脚：（ＨＳ）水平同步输出信号。
３９脚：（ＲＴＳ１）由Ｉ℃一ｂｉｔ ＲＴＳＥ１控制的两种功
能。ＲＴＳＥ１＝０时为ＰＡＬ行识别信号（低＝“ＰＡＬ”
行），标明是否反相的Ｒ—Ｙ分量。ＲＴＳＥ１＝１时为
Ｈ—Ｐｕ 锁定信号，“高”指示内部水平锁相环已锁
定：
４０脚：（Ｒ ０）由Ｉ℃一ｂｉｔ ＲＴＳＥ０控制的两种功
能。ＲＴＳＥ１＝０时为奇偶场信号，其中“高”为奇数
场。而ＲＴＳＥ１＝１时为垂直锁定信号，“高”表示内部
ＶＮＬ已锁定；
４１脚：（ｖｓ）针对ＹＩ』ｖ输出的垂直同步信号（可
通过Ｉ℃一ｂｉｔ ＯＥＨＶ使能），如果处于垂直噪声限幅
（ＶＮＬ），那么ＶＳ高电平时间大约是６行，且在上升
沿包含相位信息；
４２脚：（ＨＲＥＦ）水平参考输出信号（通过Ｉ℃一ｂｉｔ
ＯＥＨＶ使能），该信号指示ＨⅣ总线上的数据，上升
沿标明有效行的开始，高电平的周期为７２０个采样
点。在垂直消隐间隔期间，该信号依然有效；
４３脚：（ＶＳＳ３）地；
４４脚：（ＶＤＤ３）正电源（＋５Ｖ）；
４５～５０脚：（ＶＰＯ（１５～１０））数字ＶＰＯ总线（视频
输出端口）信号的高位，可用于输出数据的速率和格
式。可以通过Ｉ℃一ｂｉｔ ｏＦｒｓｏ和ｏＦｒｓ１控制。当
ＶＩＰＢ＝１时，数字化的输入信号的高六位（ＡＤ１【７～
２】）与这组输出信号相连；
５１脚：（ＶＳＳ２）地：
５２脚：（ＶＤＤ２）正电源（＋５Ｖ）；
５３～６２脚：（ｖｐｏ（９～０））数字ＶＰＯ总线（视频输
出端口）信号的低位，用于输出数据的速率和格式。
可以通过Ｉ℃一ｂｉｔ Ｏ兀 ０和０兀 １控制。当ＶＩＰＢ＝１
时，数字化的输入信号的ＡＤ１【１～０】和ＡＤ２【７～０】
与这组输出信号相连；
６３脚：（ＦＥＩ）快速输入使能信号（低有效）。该信
号用来控制数字ＹＵＶ总线的快速切换，高电平时，
ＳＡＡ７１１１的Ｙ和ｕｖ输出变为高阻；
维普资讯
一
４２一 《国外电子元器￣）２００２年第８期 ２００２年８月
（输 ６４脚：（ＧＰＳＷ）通用开关
出）。通过对Ｉ℃总线的控制来设置该
信号的状态，为 吼
果使用 吼
接；
电平：
Ｉ ｌ＝Ｉ＝Ｉ Ｉ＝Ｉ
１ ００ｎＦ
６５脚：（ＸＴＡＬ）晶振的第二脚。如
时钟信号，该引脚不连
ＶＳＳ
ＶＰＯ
（１ ５：０）
ＡＩ ２ ２荟荟荟舌拿拿 Ｉ三三 兰苫昌舌 ｅ ｅ暑 ｌ童
篁
６６脚：（ＸＴＡＬ１）２４．５７６ＭＨｚ晶振
的输入脚或连接外部时钟输入（ＴＴＬ
兼容）；
６７脚：（ＶＳＳ１）地；
６８脚：（ＶＤＤ１）正电源（＋５Ｖ）。
ＳＣＬ、ＳＤＡ通过上拉电阻可与电
源ＶＣＣ相连。因此，只要遵守Ｉ℃总
线时序，便可通过这两条线来实现ＰＣ
机与ＳＡＡ７１１１之间的通讯。
１ｋｎ
１
Ｍ
Ｌ Ａ—Ｉ
旺 ∞雨
Ａ
４ 应用 １ｋｎ
４．１典型电路 ｓｓ一－＿［
图３所示是ＳＡＡ７１１１视频信号０ ‘ ・
ＸＴＡＬ
处理器的典型连接电路。由于 。 “￡ｌ ＯｐＦ
ＳＡＡ７１１１是超大规模集成电路，因此，
【＿０（ 】
００
只要在其输入端输入视频信号，就可
Ｌ
一
—
量姿姿 姿姿妥窭婆圣至 呈 妻ｉ
ｖｓｓ
Ｌ－ＶＳＳＡ＿一ｌ＿ＶＳＳ
ｌ三
在其输出端得到不同格式的数字信
寸００
００
号，且功能极其强大，使用异常方
Ｖ Ｖ Ｖ Ｖ Ｖ Ｖ
ｎ００
－Ｉ－ｖｓｓ
Ｉ ＝Ｉ
图３ ＳＡＡ７１１１的应用连接
８ ７ ６ ５ ４１ ２１ ０
参考文献
¨¨¨ ¨¨ ⅥⅥⅥⅥⅥⅥⅥⅥⅥⅥ
便。因而，在视频图像的模数转换方面具有重要的
Ｆ Ｆ Ｓ Ｓ Ｏ １ ０ Ｗ Ｔ 陌叫 Ｃ ２ Ｆｌ旺丽 ∽
５ ４１ ２１ ０ ９
应用。图４所示是ＳＡＡ７１１１的一个典型开发电路。
１．Ｐｈｉｌｉｐｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ．ＤＡＴＡ ＳＨＥＥＴ ＳＡＡ７ １ １１
４．２视频图像采集系统
图５是作者设计开发的一个视频图像采集子系
统的方框图。该系统工作时，首先将彩色摄像机输出
的模拟视频信号分两路分别送到ＳＡＡ７１ １ １的ＡＩ１ １和
ＡＩ１２进行模拟处理，然后经Ａ／Ｄ转换，再进行色度信
号处理和亮度信号处理，最后由ＶＰＯ输出数字图像
数据。输出数据的格式采用５６５ＲＧＢ，宽度为１６位。
系统的核心控制部分由一片ＦＰＧＡ芯片实现。当
Ｖｉｄｅｏ Ｉｎｐｕｔ Ｐｒｏｃｅｓｓｏｒ（ＶＩＰ）
２．苏光大．微机图象处理系统．北京：清华大学出
版社， ．７
收稿日期：２００２—０１—０９
咨询编号：０２０８１６
ＰＣ机的ＣＰＵ发出采样信号以后，由ＦＰＧＡ构成的采
样控制器即可在此后的第一个帧同步信号到来时开
始采样，并将这帧数据存放在ＳＲＡＭ中，采样结束后
Ｉ Ｉ Ｉ￣ｔ．，ＩＡＩ＿１ Ｈ室曩Ｈ警
向ＣＰＵ发出采样结束信号ＥＣＯ。存贮于ＳＲＡＭ中的
一
帧数据最后将由ＰＣ机存放在其硬盘中以供进一
步的分析、处理和使用。ＦＰＧＡ的主要作用是实现三
个逻辑功能块，即地址发生器、握手逻辑和ＲＡＭ写
时序