2024年9月26日发(作者：琴菡)
1 除了第一次接手的新平台，成熟平台（如MT6737，MT6735等）的MMD导入建议
复用以前的项目的走线，因为实际做项目时铺铜和走线间距为0.1MM（4mil),而MTK
给出的参考MMD为0.075MM（3mil）,导入后还得部分编辑才能通过SI仿真。
2 仿真时间规划应该是导入MMD后进行，不要等走完线再进行，因为如果走完先发去
仿真PI部分没PASS而导致电容群和电源管理器部分布局大改动，这样该部分走线又
得大改而浪费时间！
3仿真前要做一下检查：a 检查PADS中DESIGN OPTION中字体编码设置（text
encoding）是否为Western European,所有COPPER POUR有没有FLOOD; b 间距和联
通性检查，间距检查时保证整个PCB没有短路点，因为PCB出现短路，MTK的系统是
拒绝仿真的；联通性检查时保证MMD部分所有网络联通 c 检查DDR电源，BB供电的
三大电源VPROC,VCORE,VLTE走线线宽是否满足要求，大小过孔是否足够多(正常BB
供电的三大电源是六个大孔即埋孔，18个小孔即盲孔) d 检查MMD的电容群部分的地
完整性是否够好,是否有足够的大孔即埋孔到L3层主地，检查DDR电源所有滤波电容
是否连接到主地，给BB供电的三大电源和DDR电源的芯片引脚附近的地脚是否连接
到主地；e VBAT输入部分给MT6328
芯片里各个BUCKS和LDO的滤波电容 的地是否做到单点接地，这些电容跟MT6328
的相应电源脚间的走线，单独接地地线线宽是否够宽，过孔是否足够，见如下电路：
不过正常这里应该没问题，主要是看会不会掉孔，单点接地KEEPOUT有没做好！
4 在MTK 网页上自主仿真有个技巧要掌握，这个技巧就是不能让仿真完全PASS，
特别是PI，（这样做的原因是MTK仿真平台设置了限制，即某项目如果仿真
PASS，就会再给3次仿真机会即关闭该项目仿真，）意思是经过第一次仿真后
没有PASS，就可以清楚PI，SI仿真有哪些项目通过了，哪些项目没通过，然
后后续提仿真前故意更改文件让SI或PI部分项目不能通过，比如，第一次仿
真SI部分全PASS，PI有部分项目没PASS，然后第二次仿真前，故意更改DDR
某根走线使得SI仿真不通过;后续仿真SI，PI一起提仿真，重点关注PI没
PASS部分项目，努力使其PASS后把原来改动部分恢复原样，不再提仿真就OK；
如果第一次SI仿真已经PASS，只剩PI，就更改文件使得PI某个已经PASS部
分项目不再PASS，比如反馈部分通过了，就故意把反馈线断开，后续更改文件
使得第一次没PASS部分项目通过即可。
5 SI部分仿真比较容易通过，如果是成熟平台就是复用之前同平台项目的MMD
部分走线就可以了；如果是第一次接手的新平台，按MTK仿真平台给出的提示
看，那部分线有问题，删掉重新复用MTK给的MMD即可。
6 PI部分仿真有时候比较难PASS，首先了解下PI仿真的项目。PI仿真分为两
大部分，一为PI_AP部分,二为PI_PMIC,按电路原理来说，第二部分为手机总
电源（即电池过来的VBAT）输入给MT6328 的电源仿真；第一部分即是经过
MT6328处理后输出给BB的电源的仿真。见下面截图：
PI_PMIC部分：
这部分如果没有PASS，处理方法有：1看没PASS部分对应列表中的电源或地，
加大相应的电源或单点接地线宽，增加过孔可以解决；2 想办法把没PASS部分
电源的输入滤波电容靠近芯片MT6328，这个是最有效办法；3 再不行，可以考
虑更改PCB叠层结构，与版厂联系。
PI_AP 部分：
这里分两大块，R（阻值）和Z（阻抗）部分。
A R（阻值）
R（PMIC—＞AP）部分没有PASS，考虑加大对应电源的线宽和增加过孔解决；
R（FB—＞AP）部分没有PASS， 考虑把反馈短路点靠近BB中对应电源的引脚；
B Z（阻抗）
这部分没有PASS，可以采取下列办法解决：
a 通过加地孔和调整走线改善对应电源部分的地平面的信号完整性，这办法非
常有效；
b 调整1Uf的0201电容群布局，使它们尽量靠近BB对应电源脚，这方法效果
也明显；
c 调整PCB的叠层结构和板子厚度，这必须与版厂沟通，这方法效果也很有效；
d 增加层数，这方法原理与方法3类似；
e 改小铺铜间距，如由0.1MM变为0.075MM，这方法效果也明显；
f 改变电容群容值或者增加1UF的0201电容；
g增加对应电源平面的宽度和增加过孔，这办法只是在测试结果离目标值比较
接近时不得已使用，效果不明显；
7 实际仿真中遇到的问题
a s002-w100_V00项目，4G全网通案子 ，板子空间非常小，又要求六层一阶完
成设计，故BB和PMU分别放板子TOP面和BOT面，这种布局，在MTK给出的
MMD里没有模块可利用，他们给出的模块里BB和PMU都在TOP面，这时候只有
PMU部分的布局可以利用，走线部分参照MTK MMD，布线结束上传到MTK网站上
仿真遇到几个问题，首先是上传文件转换失败，仿真没法进行下去，网站给出
提示见下图：
出现这种情况，原因为：
1 PCB没有铺铜，仿真程序没法识别上传的ASC文件；
2 仿真程序导入ASC文件时转换失败，原因是字体编码为中文，程序无法识别；
如果是第一条原因，重新铺铜后再导出ASC文件上传OK;第二条原因，即可以
再PADS里重新设置下字体编码即可，设置的步骤为：DESIGN
OPTIONS(Ctrl+Alt+D)->General->Text coding,选择Western European,界面
见下图：
然后重新导出ASC上传即可。
当把仿真文件转换问题解决后，又遇到一个新问题，网站给出的结果提示如下：
DDR电源这栏结果又异常，R(PMIC->AP)(mOhm)栏没有数值，而Z@100M(mOhm)栏
数值竟然大大超标，达到37087.660.经过MTK工程师的帮忙，找到了原因，原
来是DDR电源的滤波电容接地脚没有可靠接到主地上，故没有起到滤波作用，
因为R(PMIC->AP)(mOhm)栏数值超标没法显示；还有个原因是DDR电源出现断
路，而检查PCB没发现断路，给MTK工程师帮忙看是发现仿真设置有问题，填
入的电路元件在R_SHORT栏少了R101，这个是PMU输出与DDR电源转换电阻，
见下图：
所以除了PCB符合仿真要求外，仿真设置也要正确，填入参数是要仔细核对，
见下图：
还有，DDR电源的引脚附近地引脚必须可靠接地，否则Z@100M(mOhm)栏结果也
会超标，见下图：
把DDR电源仿真结果异常问题解决后，还有个仿真项目指标还稍稍超标，见下
图：
初步一看，该项结果超标不多，故按照之前经验，把VSYS输入部分的电容两个
引脚的走线加铜皮，加过孔，折腾了好几天，结果数值改善不多，最好只能达
到1.182，后来比较7129项目，同为6层1阶板子，不同的地方是7129项目
BB和PMU部分都在TOP层，跟MTK给出模块一致;7129项目VSYS输入从L4层
到TOP层进PMU芯片MT6328，滤波电容C507的地从L1层到L3层主地，而
W100板子VSYS输入从L2层到L6层，对应的滤波电容的地是从L6层到L3层
主地，所以说整个走线路径来说W100比7129长了好多。故仿真结果超标主要
原因是VSYS的电源和地走线路径太大，为了缩短走线路径，只能把滤波电容
C507往芯片MT6328靠近。当改变C507的位置，重新走好这部分线，再上传仿
真，VSYS的仿真结果果然大幅改善。
2024年9月26日发(作者：琴菡)
1 除了第一次接手的新平台，成熟平台（如MT6737，MT6735等）的MMD导入建议
复用以前的项目的走线，因为实际做项目时铺铜和走线间距为0.1MM（4mil),而MTK
给出的参考MMD为0.075MM（3mil）,导入后还得部分编辑才能通过SI仿真。
2 仿真时间规划应该是导入MMD后进行，不要等走完线再进行，因为如果走完先发去
仿真PI部分没PASS而导致电容群和电源管理器部分布局大改动，这样该部分走线又
得大改而浪费时间！
3仿真前要做一下检查：a 检查PADS中DESIGN OPTION中字体编码设置（text
encoding）是否为Western European,所有COPPER POUR有没有FLOOD; b 间距和联
通性检查，间距检查时保证整个PCB没有短路点，因为PCB出现短路，MTK的系统是
拒绝仿真的；联通性检查时保证MMD部分所有网络联通 c 检查DDR电源，BB供电的
三大电源VPROC,VCORE,VLTE走线线宽是否满足要求，大小过孔是否足够多(正常BB
供电的三大电源是六个大孔即埋孔，18个小孔即盲孔) d 检查MMD的电容群部分的地
完整性是否够好,是否有足够的大孔即埋孔到L3层主地，检查DDR电源所有滤波电容
是否连接到主地，给BB供电的三大电源和DDR电源的芯片引脚附近的地脚是否连接
到主地；e VBAT输入部分给MT6328
芯片里各个BUCKS和LDO的滤波电容 的地是否做到单点接地，这些电容跟MT6328
的相应电源脚间的走线，单独接地地线线宽是否够宽，过孔是否足够，见如下电路：
不过正常这里应该没问题，主要是看会不会掉孔，单点接地KEEPOUT有没做好！
4 在MTK 网页上自主仿真有个技巧要掌握，这个技巧就是不能让仿真完全PASS，
特别是PI，（这样做的原因是MTK仿真平台设置了限制，即某项目如果仿真
PASS，就会再给3次仿真机会即关闭该项目仿真，）意思是经过第一次仿真后
没有PASS，就可以清楚PI，SI仿真有哪些项目通过了，哪些项目没通过，然
后后续提仿真前故意更改文件让SI或PI部分项目不能通过，比如，第一次仿
真SI部分全PASS，PI有部分项目没PASS，然后第二次仿真前，故意更改DDR
某根走线使得SI仿真不通过;后续仿真SI，PI一起提仿真，重点关注PI没
PASS部分项目，努力使其PASS后把原来改动部分恢复原样，不再提仿真就OK；
如果第一次SI仿真已经PASS，只剩PI，就更改文件使得PI某个已经PASS部
分项目不再PASS，比如反馈部分通过了，就故意把反馈线断开，后续更改文件
使得第一次没PASS部分项目通过即可。
5 SI部分仿真比较容易通过，如果是成熟平台就是复用之前同平台项目的MMD
部分走线就可以了；如果是第一次接手的新平台，按MTK仿真平台给出的提示
看，那部分线有问题，删掉重新复用MTK给的MMD即可。
6 PI部分仿真有时候比较难PASS，首先了解下PI仿真的项目。PI仿真分为两
大部分，一为PI_AP部分,二为PI_PMIC,按电路原理来说，第二部分为手机总
电源（即电池过来的VBAT）输入给MT6328 的电源仿真；第一部分即是经过
MT6328处理后输出给BB的电源的仿真。见下面截图：
PI_PMIC部分：
这部分如果没有PASS，处理方法有：1看没PASS部分对应列表中的电源或地，
加大相应的电源或单点接地线宽，增加过孔可以解决；2 想办法把没PASS部分
电源的输入滤波电容靠近芯片MT6328，这个是最有效办法；3 再不行，可以考
虑更改PCB叠层结构，与版厂联系。
PI_AP 部分：
这里分两大块，R（阻值）和Z（阻抗）部分。
A R（阻值）
R（PMIC—＞AP）部分没有PASS，考虑加大对应电源的线宽和增加过孔解决；
R（FB—＞AP）部分没有PASS， 考虑把反馈短路点靠近BB中对应电源的引脚；
B Z（阻抗）
这部分没有PASS，可以采取下列办法解决：
a 通过加地孔和调整走线改善对应电源部分的地平面的信号完整性，这办法非
常有效；
b 调整1Uf的0201电容群布局，使它们尽量靠近BB对应电源脚，这方法效果
也明显；
c 调整PCB的叠层结构和板子厚度，这必须与版厂沟通，这方法效果也很有效；
d 增加层数，这方法原理与方法3类似；
e 改小铺铜间距，如由0.1MM变为0.075MM，这方法效果也明显；
f 改变电容群容值或者增加1UF的0201电容；
g增加对应电源平面的宽度和增加过孔，这办法只是在测试结果离目标值比较
接近时不得已使用，效果不明显；
7 实际仿真中遇到的问题
a s002-w100_V00项目，4G全网通案子 ，板子空间非常小，又要求六层一阶完
成设计，故BB和PMU分别放板子TOP面和BOT面，这种布局，在MTK给出的
MMD里没有模块可利用，他们给出的模块里BB和PMU都在TOP面，这时候只有
PMU部分的布局可以利用，走线部分参照MTK MMD，布线结束上传到MTK网站上
仿真遇到几个问题，首先是上传文件转换失败，仿真没法进行下去，网站给出
提示见下图：
出现这种情况，原因为：
1 PCB没有铺铜，仿真程序没法识别上传的ASC文件；
2 仿真程序导入ASC文件时转换失败，原因是字体编码为中文，程序无法识别；
如果是第一条原因，重新铺铜后再导出ASC文件上传OK;第二条原因，即可以
再PADS里重新设置下字体编码即可，设置的步骤为：DESIGN
OPTIONS(Ctrl+Alt+D)->General->Text coding,选择Western European,界面
见下图：
然后重新导出ASC上传即可。
当把仿真文件转换问题解决后，又遇到一个新问题，网站给出的结果提示如下：
DDR电源这栏结果又异常，R(PMIC->AP)(mOhm)栏没有数值，而Z@100M(mOhm)栏
数值竟然大大超标，达到37087.660.经过MTK工程师的帮忙，找到了原因，原
来是DDR电源的滤波电容接地脚没有可靠接到主地上，故没有起到滤波作用，
因为R(PMIC->AP)(mOhm)栏数值超标没法显示；还有个原因是DDR电源出现断
路，而检查PCB没发现断路，给MTK工程师帮忙看是发现仿真设置有问题，填
入的电路元件在R_SHORT栏少了R101，这个是PMU输出与DDR电源转换电阻，
见下图：
所以除了PCB符合仿真要求外，仿真设置也要正确，填入参数是要仔细核对，
见下图：
还有，DDR电源的引脚附近地引脚必须可靠接地，否则Z@100M(mOhm)栏结果也
会超标，见下图：
把DDR电源仿真结果异常问题解决后，还有个仿真项目指标还稍稍超标，见下
图：
初步一看，该项结果超标不多，故按照之前经验，把VSYS输入部分的电容两个
引脚的走线加铜皮，加过孔，折腾了好几天，结果数值改善不多，最好只能达
到1.182，后来比较7129项目，同为6层1阶板子，不同的地方是7129项目
BB和PMU部分都在TOP层，跟MTK给出模块一致;7129项目VSYS输入从L4层
到TOP层进PMU芯片MT6328，滤波电容C507的地从L1层到L3层主地，而
W100板子VSYS输入从L2层到L6层，对应的滤波电容的地是从L6层到L3层
主地，所以说整个走线路径来说W100比7129长了好多。故仿真结果超标主要
原因是VSYS的电源和地走线路径太大，为了缩短走线路径，只能把滤波电容
C507往芯片MT6328靠近。当改变C507的位置，重新走好这部分线，再上传仿
真，VSYS的仿真结果果然大幅改善。