2024年9月29日发(作者：权香芹)
在CPU中常用的寄存器有以下6种：程序计数器PC、指令寄存器IR、地址寄存器AR、数据
寄存器DR、累加寄存器AC和状态标志寄存器PSW。各寄存器的功能如下：
・程序计数器PC保证程序能够连续地执行下去，用来确定下一条指令的地址 +1。
・指令寄存器IR保存当前正在执行的一条指令。
・地址寄存器AR保存当前CPU所访问的内存单元的地址。
・数据寄存器DR暂时存放由内存储器读出的一条指令或一个数据字。
・累加寄存器AC 当运算器的算术逻辑单元(ALU)执行算术或逻辑运算时，为ALU提供一个
工作区。
・状态标志寄存器PSW保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内
容，如运算结果进位标志C，运算结果溢出标志V，运算结果为0标志Z等。
直接寻址是指操作数存放在内存单元中，指令中直接给出操作数所在存储单元的地址。而跳
转指令中的操作数即为要转向执行的指令地址，因此，应将指令中的地址码送入程序计数器
(PC)，以获得下一条指令的地址，从而实现程序执行过程的自动控制功能。
CPU 寄存器
●从基本的CPU工作原理来看，若CPU执行MOV R1,R0指令（即将寄存器R0的内容传送到
寄存器R1中），则CPU首先要完成的操作是__(50)__（其中PC为程序计数器；M为主存储
器 DR为数据寄存器；IR为指令寄存器：AR为地址寄存器）。
(50)A．(R0)→R1 B．PC→AR C．M→DR D．DR→IR
2000705● __(1)__不属于计算机控制器中的部件。
（1） A． 指令寄存器 IR B． 程序计数器 PC
C． 算术逻辑单元 ALU D． 程序状态字寄存器 PSW
200805● 在计算机体系结构中， CPU 内部包括程序计数器 PC、 存储器数据寄存器 MDR、
指令寄存器IR 和存储器地址寄存器 MAR 等。 若 CPU 要执行的指令为： MOV R0， ＃ 100
（即将数值 100传送到寄存器 R0 中） ， 则 CPU 首先要完成的操作是__(1)__。
A． 100→R0 B． 100→MD RC． PC→MAR D． PC→IR
200811● 在 CPU 中， ___可用于传送和暂存用户数据，为 ALU 执行算术逻辑运算提供工
作区。
A． 程序计数器 B． 累加寄存器
C． 程序状态寄存器 D． 地址寄存器
200911● 以下关于 CPU 的叙述中， 错误的是__(1)__。
（1） A． CPU 产生每条指令的操作信号并将操作信号送往相应的部件进行控制
B． 程序计数器 PC 除了存放指令地址， 也可以临时存储算术／ 逻辑运算结果
C． CPU 中的控制器决定计算机运行过程的自动化
D． 指令译码器是 CPU 控制器中的部件
201005● 关于 64 位和 32 位微处理器， 不能以 2 倍关系描述的是__(6)__。
（6） A． 通用寄存器的位数 B． 数据总线的宽度
C． 运算速度 D． 能同时进行运算的位数
201005● 计算机指令一般包括操作码和地址码两部分， 为分析执行一条指令， 其__(5)__。
（5） A． 操作码应存入指令寄存器（IR） ， 地址码应存入程序计数器（PC）
B． 操作码应存入程序计数器（PC） ， 地址码应存入指令寄存器（IR）
C． 操作码和地址码都应存入指令寄存器（IR）
D． 操作码和地址码都应存入程序计数器（PC）
201005● 为实现程序指令的顺序执行， CPU__(1)__中的值将自动加 1。
（1） A． 指令寄存器 OR） B． 程序计数器（PC）
C． 地址寄存器（AR） D． 指令译码器（ID）
201011● 编写汇编语言程序时， 下列寄存器中程序员可访问的是__(5)__。
（5） A． 程序计数器(PC) B． 指令寄存器（IR)
C． 存储器数据寄存器(MDR） D． 存储器地址寄存器（MAR)
201105● 在 CPU 中用于跟踪指令地址的寄存器是__(1)__
（1） A． 地址寄存器(MAR) B． 数据寄存器(MDR)
C． 程序计数器(PC) D． 指令寄存器(IR)
2011-11● CPU 中译码器的主要作用是进行__(6)__。
（6） A． 地址译码 B． 指令译码
C． 数据译码 D． 选择多路数据至 ALU
2011-11● 若某条无条件转移汇编指令采用直接寻址， 则该指令的功能是将指令中的地址
码送入__(1)__。
（1） A． PC（程序计数器） B． AR（地址寄存器）
C． AC（累加器） D． ALU（算逻运算单元）
2011-11● 在 CPU 的寄存器中， __(5)__对用户是完全透明的。
（5） A． 程序计数器 B． 指令寄存器
C． 状态寄存器 D． 通用寄存器
2012-11● 在 CPU 中， __(1)__不仅要保证指令的正确执行， 还要能够处理异常事件。
（1） A． 运算器 B． 控制器
C． 寄存器组 D． 内部总线
2013-11● 指令寄存器的位数取决于__(2)__
（2） A． 存储器的容量 B． 指令字长
C． 数据总线的宽度 D． 地址总线的宽度
2014-05● 在 CPU 中， 常用来为 ALU 执行算术逻辑运算提供数据并暂存运算结果的寄存
器是__(1)__。
（1） A． 程序计数器 B． 状态寄存器
C． 通用寄存器 D． 累加寄存器
2014-11● 属于 CPU 中算术逻辑单元的部件是__(3)__。
（3） A． 程序计数器 B． 加法器
C． 指令寄存器 D． 指令译码器
2016-11● 在程序运行过程中， CPU 需要将指令从内存中取出并加以分析和执行。 CPU 依
据（ ） 来区分在内存中以二进制编码形式存放的指令和数据。
（1） A． 指令周期的不同阶段 B． 指令和数据的寻址方式
C． 指令操作码的译码结果 D． 指令和数据所在的存储单元
2016-11● 计算机在一个指令周期的过程中， 为从内存读取指令操作码， 首先要将（ ） 的
内容送到地址总线上。
（2） A． 指令寄存器（IR） B． 通用寄存器（GR）
C． 程序计数器（PC） D． 状态寄存器（PSW）
2017-05● CPU 执行算术运算或者逻辑运算时， 常将源操作数和结果暂存在（B ） 中。
（1） A． 程序计数器 (PC) B. 累加器 (AC)
C. 指令寄存器 (IR) D. 地址寄存器 (AR)
总线
●在32位的总线系统中，若时钟频率为1000MHz，总线上5个时钟周期传送一个32位字，
则该总线系统的数据传送速率约为__(48)__兆字节/秒。
(48)A，200 B．600 C．800 D．1000
2015-05● 总线宽度为 32bit， 时钟频率为 200MHz， 若总线上每 5 个时钟周期传送一个
32bit 的字， 则该总线的带宽为__(5)__MB/S。
（5） A． 40 B． 80 C． 160 D． 200
2016-05● 以下关于总线的叙述中， 不正确的是（6） 。
（6） A． 并行总线适合近距离高速数据传输 B． 串行总线适合长距离数据传输
C． 单总线结构在一个总线上适应不同种类的设备， 设计简单且性能很高
D． 专用总线在设计上可以与连接设备实现最佳匹配
● 某计算机的时钟频率为 400MHz，测试该计算机的程序使用 4 种类型的指令。每种
指令的数量及所需指令时钟数（CPI） 如下表所示， 则该计算机的指令平均时钟数为（4） ；
该计算机的运算速度约为 （5） MIPS。
指令类型 指令数目(条) 每条指令需时钟数
1 160000 1
2 30000 2
3 24000 4
4 16000 8
（4）A. 1.85 B. 1.93 C. 2.36 D. 3.75
（5）A. 106.7 B. 169.5 C. 207.3 D. 216.2
● CPU 中的数据总线宽度会影响__(4)__。
（4） A． 内存容量的大小 B． 系统的运算速度
C． 指令系统的指令数量 D． 寄存器的宽度
200905● 处理机主要由处理器、 存储器和总线组成， 总线包括__(4)__。
（4） A． 数据总线、 地址总线、 控制总线
B． 并行总线、 串行总线、 逻辑总线
C． 单工总线、 双工总线、 外部总线
D． 逻辑总线、 物理总线、 内部总线
201011● 若内存容量为 4GB， 字长为 32， 则__(3)__。
（3） A． 地址总线和数据总线的宽度都为 32
B． 地址总线的宽度为 30， 数据总线的宽度为 32
C． 地址总线的宽度为 30， 数据总线的宽度为 8
D． 地址总线的宽度为 32， 数据总线的宽度为 8
201105● 在计算机系统中采用总线结构， 便于实现系统的积木化构造， 同时可以__(3)__
（3） A． 提高数据传输速度 B． 提高数据传输量
C． 减少信息传输线的数量 D． 减少指令系统的复杂性
2011-11● 总线复用方式可以__(4)__。
（4） A． 提高总线的传输带宽 B． 增加总线的功能
C． 减少总线中信号线的数量 D． 提高 CPU 利用率
2012-11● __(6)__不属于系统总线。
（6） A． ISA B． EISA C． SCSI D． PCI
2014-11● 三总线结构的计算机总线系统由__(1)__组成。
（1） A． CPU 总线、 内存总线和 IO 总线
B． 数据总线、 地址总线和控制总线
C． 系统总线、 内部总线和外部总线
D． 串行总线、 并行总线和 PCI 总线
中断
●在中断响应过程中，CPU保护程序计数器的主要目的是__(47)__。 程序计数器是用于存
放下一条指令所在单元的地址的地方
(47)A．使CPU能找到中断服务程序的入口地址
B．为了实现中断嵌套
C．为了使CPU在执行完中断服务程序时能回到被中断程序的断点处
D．为了使CPU与I/O设备并行工作
●中断响应时间是指_(3)_。
(3)A．从中断处理开始到中断处理结束所用的时间
B．从发出中断请求到中断处理结束所用的时间
C．从发出中断请求到进入中断处理所用的时间
D．从中断处理结束到再次中断请求的时间
200811● 下面关于在 I/O 设备与主机间交换数据的叙述， __(4)__是错误的。
（4） A． 中断方式下， CPU 需要执行程序来实现数据传送任务
B． 中断方式和 DMA 方式下， CPU 与 I/O 设备都可同步工作
C． 中断方式和 DMA 方式中， 快速 I/O 设备更适合采用中断方式传递数据
D． 若同时接到 DMA 请求和中断请求， CPU 优先响应 DMA 请求
201005● 以下关于计算机系统中断概念的叙述中， 正确的是__(3)__。
（3） A． 由 I/O 设备提出的中断请求和电源掉电都是可屏蔽中断
B． 由 I/O 设备提出的中断请求和电源掉电都是不可屏蔽中断
C． 由 I/O 设备提出的中断请求是可屏蔽中断， 电源掉电是不可屏蔽中断
D． 由 I/O 设备提出的中断请求是不可屏蔽中断， 电源掉电是可屏蔽中断
201011● 在输入输出控制方法中， 采用__(1)__可以使得设备与主存间的数据块传送无需
CPU 干预。
（1） A． 程序控制输入输出 B． 中断 C． DMA D． 总线控制
2011-11● 若某计算机系统的 I/O 接口与主存采用统一编址， 则输入输出操作是通过____
指令来完成的。
A． 控制 B． 中断 C． 输入输出 D． 访存
2012-11● 在 I/O 设备与主机间进行数据传输时， CPU 只需在开始和结束时作少量处理，
而无需干预数据传送过程的是__(5)__方式。
（5） A． 中断 B． 程序查询 C． 无条件传送 D． 直接存储器存取
2013-05● 为了便于实现多级中断嵌套使用__(3)__来保护断点和现场最有效。
（3） A． ROM B． 中断向量表 C． 通用寄存器 D． 堆栈
2013-05● DMA 工作方式下， 在__(4)__之间建立了直接的数据通路。
（4） A． CPU 与外设 B． CPU 与主存
C． 主存与外设 D． 外设与外设
2013-05● 中断向量可提供__(2)__
（2） A． I/O 设备的端口地址 B． 所传送数据的起始地址
C． 中断服务程序的入口地址 D． 主程序的断点地址
2015-05● 计算机中 CPU 的中断响应时间指的是__(4)__的时间。
（4） A． 从发出中斯请求到中断处理结束
B． 从中断处理开始到中断处理结束
C． CPU 分析判断中断请求
D． 从发出中断请求到开始进入中断处理程序
2015-11● CPU 是在__(1)__结束时响应 DMA 请求的。
（1） A． 一条指令执行 B． 一段程序 C． 一个时钟周期 D． 一个总线周期
2016-05● 当用户通过键盘或鼠标进入某应用系统时， 通常最先获得键盘或鼠标输入信息
的是（23） 程序。
（23） A． 命令解释 B． 中断处理 C． 用户登录 D． 系统调用
2017-05● 计算机系统中常用的输入/输出控制方式有无条件传送、 中断、 程序查询和 DMA
方式等。 当采用_ D __方式时， 不需要 CPU 执行程序指令来传送数据。
（3） A． 中断 B.程序查询 C.无条件传送
内存计算
●容量为64块的Cache采用组相联方式映像，字块大小为128个字，每4块为一组。若主
存容量为4096块，且以字编址，那么主存地址应为_(7)_位，主存区号应为_(8)_位。
(7)A．16 B．17 C．18 D．19
(8)A．5 B．6 C．7 D．8
●如果主存容量为 16M 字节，且按字节编址，表示该主存地址至少应需要_____(3)____位。
（ 3） A． 16 B． 20 C． 24 D． 32
●内存按字节编址，地址从A4000H到CBFFFH，共有_(1)_字节。若用存储容量为32K*8bit
的存储器芯片构成该内存，至少需要_(2)_ 片。
(1)A．80K B．96K C．160K D．192K
(2)A．2 B．5 C．8 D．10
● 若内存 按字节编 址，用存 储容量 为 32K× 8 比特的存储器 芯片构成地址编号
A0000H 至 DFFFFH 的内存空间，则至少需要 （1） 片。
（1）A. 4 B. 6 C. 8 D. 10
200711● 若内存地址区间为 4000H～43FFH， 每个存贮单元可存储 16 位二进制数， 该内
存区域用 4 片存储器芯片构成， 则构成该内存所用的存储器芯片的容量是 __(6)__ 。
（6） A． 512×16bit B． 256×8bit
C． 256×16bit D． 1024×8bit
200805● 内存按字节编址， 地址从 90000H 到 CFFFFH， 若用存储容量为 16K×8bit 的
存储器芯片构成该内存， 至少需要__(3)__片。
（3） A． 2 B． 4 C． 8 D． 16
201011● 设用 2K×4 位的存储器芯片组成 16K×8 位的存储器（地址单元为 OOOOH～
3FFFH， 每个芯片的地址空间连续） ， 如果按字节编址， 则地址单元 OB1FH 所在芯片的
最小地址编号为__(4)__。
（4） A． OOOOH B． 0800 H C． 2000 H D． 2800 H
2012-05● 内存单元按字节编址， 地址 0000A000H～0000BFFFH 共有__(2)__个存储单元。
（2） A． 8192K B． 1024K C． 13K D． 8K
2014-05● 若用 256K×8bit 的存储器芯片， 构成地址 40000000H 到 400FFFFFH 且按字
节编址的内存区域， 则需__(6)__片芯片。
（6） A． 4 B． 8 C． 16 D． 32
2014-11● 内存按字节编址从 A5000H 到 DCFFFH 的区域其存储容量为__(4)__。
（4） A． 123KB B． 180KB C． 223KB D． 224KB
2013-05● 地址编号从 80000H 到 BFFFFH 且按字节编址的内存容量为__(5)__KB， 若用
16K*4bit 的存储器芯片构成该内存共需__(6)__片
（5） A．128 B． 256 C． 512 D． 1024
（6） A．8 B． 16 C． 32 D． 64
2015-11● 内存按字节编址从 B3000H 到 DABFFH 的区域其存储容量为__(5)__。
（5） A． 123KB B． 159KB C． 163KB D． 194KB
2016-05● 内存按字节编址， 从 A1000H 到 B13FFH 的区域的存储容量为（5） KB。
（5） A． 32 B．34 C． 65 D． 67
指令 寻址
●若某个计算机系统中，内存地址与I/O地址统一编址，访问内存单元和I/O设备是靠
__(46)__采区分的。存储器统一编址,即从存储空间中划出一部分地址给I/O端口。CPU访
问端口和访问存储器的指令在形式上完全相同，只能从地址范围来区分两种操作
A．数据总线上输出的数据 B．不同的地址代码
C．内存与I/O设备使用不同的地址总线 D．不同的指令
200711● 在指令系统的各种寻址方式中， 获取操作数最快的方式是 __(1)__ 。 若操作数
的地址包含在指令中， 则属于 __(2)__ 方式。
（1） A． 直接寻址 B． 立即寻址 C． 寄存器寻址 D． 间接寻址
（2） A． 直接寻址 B． 立即寻址 C． 寄存器寻址 D． 间接寻址
2015-11● 在机器指令的地址字段中， 直接指出操作数本身的寻址方式称为__(4)__。
（4） A． 隐含寻址 B． 寄存器寻址 C． 立即寻址 D． 直接寻址
200811● 计算机内存一般分为静态数据区、 代码区、 栈区和堆区， 若某指令的操作数之
一采用立即数寻址方式， 则该操作数位于__(1)__。
（1） A． 静态数据区 B． 代码区 C． 栈区 D． 堆区
201105● 指令系统中采用不同寻址方式的目的是__(2)__
（2） A． 提高从内存获取数据的速度 B． 提高从外存获取数据的速度
C． 降低操作码的译码难度 D． 扩大寻址空间并提高编程灵活性
● 操作数所处的位置，可以决定指令的寻址方式。操作数包含在指令中，寻址方式为
___(4)___；操作数在寄存器中，寻址方式为_____(5)_____；操作数的地址在寄存器中，寻
址方式为____(6)_____。
（ 4） A．立即寻址 B．直接寻址 C．寄存器寻址 D．寄存器间接寻址
（ 5） A．立即寻址 B．相对寻址 C．寄存器寻址 D．寄存器间接寻址
（ 6） A．相对寻址 B．直接寻址 C．寄存器寻址 D．寄存器间接寻址
● 某计算机指令字长为 16 位，指令有双操作数、单操作数和无操作数 3 种格式，每
个操作数字段均用 6 位二进制表示，该指令系统共 有 m 条（m<16）双操作数指令，并存
在无操作数指令。若采用扩展操作码技术，那么最多还可设计出 （6） 条单操作数指令。
（6）A．26 B．（24-m）× 26 – 1 C．（24-m）×26 D．（24-m）×（26 - 1）
2012-05● 若 CPU 要执行的指令为： MOV R1， #45（即将数值 45 传送到寄存器 R1 中） ，
则该指令中采用的寻址方式为__(4)__。
（4） A． 直接寻址和立即寻址 B． 寄存器寻址和立即寻址
C． 相对寻址和直接寻址 D． 寄存器间接寻址和直接寻址
2013-11● 若某计算机字长为 32 位， 内存容量为 2GB， 按字编址， 则可寻址范围为（ ） 。
（10） A． 1024M B． 1GB C． 512M D． 2GB
Cache 存储
●在计算机系统中，构成虚拟存储器___(8)____。
（ 8） A．只需要一定的硬件资源便可实现 B．只需要一定的软件即可实现
C．既需要软件也需要硬件方可实现 D．既不需要软件也不需要硬件
2013-05● 常用的虚拟存储器由__(1)__两级存储器组成
（1） A． 主存-辅存 B． 主存-网盘
C． Cache-主存 D． Cache-硬盘
2015-05● Cache 的地址映像方式中， 发生块冲突次数最小的是__(3)__。
（3） A． 全相联映像 B． 组相联映像 C． 直接映像 D． 无法确定的
2017-05●以下关于 Cache (高速缓冲存储器)的叙述中， 不正确的是__ A _
的设置扩大了主存的容量 B. Cache 的内容是主存部分内容的拷贝
C. Cache 的命中率并不随其容量增大线性地提高 D. Cache 位于主存与 CPU 之间
2016-11● 以下关于 Cache 与主存间地址映射的叙述中， 正确的是（ ） 。
（6） A． 操作系统负责管理 Cache 与主存之间的地址映射
B． 程序员需要通过编程来处理 Cache 与主存之间的地址映射
C． 应用软件对 Cache 与主存之间的地址映射进行调度
D． 由硬件自动完成 Cache 与主存之间的地址映射
2016-05● 主存与 Cache 的地址映射方式中， （2） 方式可以实现主存任意一块装入 Cache
中任意位置， 只有装满才需要替换。
（2） A． 全相联 B． 直接映射 C． 组相联 D． 串并联
2015-05● 计算机中 CPU 对其访问速度最快的是__(1)__。
（1） A． 内存 B． Cache C． 通用寄存器 D． 硬盘
2015-11● 虚拟存储体系由__(2)__两级存储器构成。
（2） A． 主存-辅存 B． 寄存器-Cache C． 寄存器-主存 D． Cache-主存
200611● 高速缓存 Cache 与主存间采用全相联地址映像方式，高速缓存的容量为 4MB，分
为 4块，每块 1MB，主存容量为 256MB。若主存读写时间为 30ns，高速缓存的读写时间为
3ns，平均读写时间为 3.27ns，则该高速缓存的命中率为 （ 3） ％。若地址变换表如下所
示，则 主存地址为 8888888H 时，高速缓存地址为 （ 4） H。
（ 3） A. 90 B. 95 C. 97 D. 99
（ 4） A. 488888 B. 388888 C. 288888 D.188888
● 在 CPU 与主存之间设置高速缓冲存储器 Cache， 其目的是为了__(2)__。
（2） A． 扩大主存的存储容量 B． 提高 CPU 对主存的访问效率
C． 既扩大主存容量又提高存取速度 D． 提高外存储器的速度
200811● Cache 用于存放主存数据的部分拷贝， 主存单元地址与 Cache 单元地址之间的
转换工作由__(6)__完成。
（6） A． 硬件 B． 软件 C． 用户 D． 程序员
200905● __(3)__是指按内容访问的存储器。
（3） A． 虚拟存储器 B． 相联存储器
C． 高速缓存（Cache） D． 随机访问存储器
200911● 以下关于 Cache 的叙述中， 正确的是__(6)__。
（6） A． 在容量确定的情况下， 替换算法的时间复杂度是影响 Cache 命中率的关键因素
B． Cache 的设计思想是在合理成本下提高命中率
C． Cache 的设计目标是容量尽可能与主存容量相等
D． CPU 中的 Cache 容量应大于 CPU 之外的 Cache 容量
2011-11● 在程序的执行过程中， Cache 与主存的地址映像由__(3)__。
（3） A． 专门的硬件自动完成 B． 程序员进行调度
C． 操作系统进行管理 D． 程序员和操作系统共同协调完成
2012-05● 相联存储器按__(3)__访问。
（3） A． 地址 B． 先入后出的方式
C． 内容 D． 先入先出的方式
2012-05● 位于 CPU 与主存之间的高速缓冲存储器 Cache 用于存放部分主存数据的拷贝，
主存地址与Cache 地址之间的转换工作由__(1)__完成。
（1） A． 硬件 B． 软件 C． 用户 D． 程序员
2013-11● 在程序执行过程中， Cache 与主存的地址映像由__(1)__。
（1） A． 硬件自动完成 B． 程序员调度
C． 操作系统管理 D． 程序员与操作系统协同完成
2014-11● 计算机采用分级存储体系的主要目的是为了解决__(2)__问题。
（2） A． 主存容量不足 B． 存储器读写可靠性
C． 外设访问效率 D． 存储容量、 成本和速度之间的矛盾
计算机分类
●在单指令流多数据流计算机(SIMD)中，各处理单元必须 _(5)_。
(5)A．以同步方式，在同一时间内执行不同的指令
B．以同步方式，在同一时间内执行同一条指令
C．以异步方式，在同一时间内执行不同的指令
D．以异步方式，在同一时间内执行同一条指令
2016-11● 计算机系统的（ ） 可以用 MTBF/（1+MTBF） 来度量， 其中 MTBF 为平均失效
间隔时间。
（34） A． 可靠性 B.可用性 C.可维护性 D.健壮性
2016-05● VLIW 是 （1） 的简称。
（1） A． 复杂指令系统计算机 B． 超大规模集成电路
C． 单指令流多数据流 D． 超长指令字
2015-11● CISC 是__(6)__的简称。
（6） A． 复杂指令系统计算机 B． 超大规模集成电路
C． 精简指令系统计算机 D． 超长指令字
●阵列处理机属于___(1)___ 计算机。
（1）
●采用___(2)___ 不能将多个处理机互连构成多处理机系统。
（2） 总线 B.交叉开关 总线 nic 总线
2000705● 下面的描述中， __(3)__不是 RISC 设计应遵循的设计原则。
（3） A． 指令条数应少一些 B． 寻址方式尽可能少
C． 采用变长指令， 功能复杂的指令长度长而简单指令长度短
D． 设计尽可能多的通用寄存器
200805● 利用高速通信网络将多台高性能工作站或微型机互连构成机群系统， 其系统结构
形式属于__(5)__计算机。
（5） A． 单指令流单数据流（SISD） B． 多指令流单数据流（MISD）
C． 单指令流多数据流（SIMD） D． 多指令流多数据流（MIMD）
200911● 以下关于 CISC（复杂指令集计算机） 和 RISC（精简指令集计算机） 的叙述中，
错误的是__(2)__。
（2） A． 在 CISC 中， 其复杂指令都采用硬布线逻辑来执行
B． 采用 CISC 技术的 CPU， 其芯片设计复杂度更高
C． 在 RISC 中， 更适合采用硬布线逻辑执行指令
D． 采用 RISC 技术， 指令系统中的指令种类和寻址方式更少
2013-11● __(5)__不是 RISC 的特点。
（5） A． 指令种类丰富 B． 高效的流水线操作
C． 寻址方式较少 D． 硬布线控制
2014-11● Flynn 分类法基于倍息流特征将计算机分成 4 类， 其中___只有理论意义而无
实例。
（6） A． SISD B． MISD C． SIMD D． MIMD
2014-11● 以下关于 RISC 和 CISC 的叙述中， 不正确的是__(5)__。
（5） A． RISC 通常比 CISC 的指令系统更复杂
B． RISC 通常会比 CISC 配置更多的寄存器
C． RISC 编译器的子程序库通常要比 CISC 编译器的子程序库大得多
D． RISC 比 CISC 更加适合 VLSI 工艺的规整性要求
2024年9月29日发(作者：权香芹)
在CPU中常用的寄存器有以下6种：程序计数器PC、指令寄存器IR、地址寄存器AR、数据
寄存器DR、累加寄存器AC和状态标志寄存器PSW。各寄存器的功能如下：
・程序计数器PC保证程序能够连续地执行下去，用来确定下一条指令的地址 +1。
・指令寄存器IR保存当前正在执行的一条指令。
・地址寄存器AR保存当前CPU所访问的内存单元的地址。
・数据寄存器DR暂时存放由内存储器读出的一条指令或一个数据字。
・累加寄存器AC 当运算器的算术逻辑单元(ALU)执行算术或逻辑运算时，为ALU提供一个
工作区。
・状态标志寄存器PSW保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内
容，如运算结果进位标志C，运算结果溢出标志V，运算结果为0标志Z等。
直接寻址是指操作数存放在内存单元中，指令中直接给出操作数所在存储单元的地址。而跳
转指令中的操作数即为要转向执行的指令地址，因此，应将指令中的地址码送入程序计数器
(PC)，以获得下一条指令的地址，从而实现程序执行过程的自动控制功能。
CPU 寄存器
●从基本的CPU工作原理来看，若CPU执行MOV R1,R0指令（即将寄存器R0的内容传送到
寄存器R1中），则CPU首先要完成的操作是__(50)__（其中PC为程序计数器；M为主存储
器 DR为数据寄存器；IR为指令寄存器：AR为地址寄存器）。
(50)A．(R0)→R1 B．PC→AR C．M→DR D．DR→IR
2000705● __(1)__不属于计算机控制器中的部件。
（1） A． 指令寄存器 IR B． 程序计数器 PC
C． 算术逻辑单元 ALU D． 程序状态字寄存器 PSW
200805● 在计算机体系结构中， CPU 内部包括程序计数器 PC、 存储器数据寄存器 MDR、
指令寄存器IR 和存储器地址寄存器 MAR 等。 若 CPU 要执行的指令为： MOV R0， ＃ 100
（即将数值 100传送到寄存器 R0 中） ， 则 CPU 首先要完成的操作是__(1)__。
A． 100→R0 B． 100→MD RC． PC→MAR D． PC→IR
200811● 在 CPU 中， ___可用于传送和暂存用户数据，为 ALU 执行算术逻辑运算提供工
作区。
A． 程序计数器 B． 累加寄存器
C． 程序状态寄存器 D． 地址寄存器
200911● 以下关于 CPU 的叙述中， 错误的是__(1)__。
（1） A． CPU 产生每条指令的操作信号并将操作信号送往相应的部件进行控制
B． 程序计数器 PC 除了存放指令地址， 也可以临时存储算术／ 逻辑运算结果
C． CPU 中的控制器决定计算机运行过程的自动化
D． 指令译码器是 CPU 控制器中的部件
201005● 关于 64 位和 32 位微处理器， 不能以 2 倍关系描述的是__(6)__。
（6） A． 通用寄存器的位数 B． 数据总线的宽度
C． 运算速度 D． 能同时进行运算的位数
201005● 计算机指令一般包括操作码和地址码两部分， 为分析执行一条指令， 其__(5)__。
（5） A． 操作码应存入指令寄存器（IR） ， 地址码应存入程序计数器（PC）
B． 操作码应存入程序计数器（PC） ， 地址码应存入指令寄存器（IR）
C． 操作码和地址码都应存入指令寄存器（IR）
D． 操作码和地址码都应存入程序计数器（PC）
201005● 为实现程序指令的顺序执行， CPU__(1)__中的值将自动加 1。
（1） A． 指令寄存器 OR） B． 程序计数器（PC）
C． 地址寄存器（AR） D． 指令译码器（ID）
201011● 编写汇编语言程序时， 下列寄存器中程序员可访问的是__(5)__。
（5） A． 程序计数器(PC) B． 指令寄存器（IR)
C． 存储器数据寄存器(MDR） D． 存储器地址寄存器（MAR)
201105● 在 CPU 中用于跟踪指令地址的寄存器是__(1)__
（1） A． 地址寄存器(MAR) B． 数据寄存器(MDR)
C． 程序计数器(PC) D． 指令寄存器(IR)
2011-11● CPU 中译码器的主要作用是进行__(6)__。
（6） A． 地址译码 B． 指令译码
C． 数据译码 D． 选择多路数据至 ALU
2011-11● 若某条无条件转移汇编指令采用直接寻址， 则该指令的功能是将指令中的地址
码送入__(1)__。
（1） A． PC（程序计数器） B． AR（地址寄存器）
C． AC（累加器） D． ALU（算逻运算单元）
2011-11● 在 CPU 的寄存器中， __(5)__对用户是完全透明的。
（5） A． 程序计数器 B． 指令寄存器
C． 状态寄存器 D． 通用寄存器
2012-11● 在 CPU 中， __(1)__不仅要保证指令的正确执行， 还要能够处理异常事件。
（1） A． 运算器 B． 控制器
C． 寄存器组 D． 内部总线
2013-11● 指令寄存器的位数取决于__(2)__
（2） A． 存储器的容量 B． 指令字长
C． 数据总线的宽度 D． 地址总线的宽度
2014-05● 在 CPU 中， 常用来为 ALU 执行算术逻辑运算提供数据并暂存运算结果的寄存
器是__(1)__。
（1） A． 程序计数器 B． 状态寄存器
C． 通用寄存器 D． 累加寄存器
2014-11● 属于 CPU 中算术逻辑单元的部件是__(3)__。
（3） A． 程序计数器 B． 加法器
C． 指令寄存器 D． 指令译码器
2016-11● 在程序运行过程中， CPU 需要将指令从内存中取出并加以分析和执行。 CPU 依
据（ ） 来区分在内存中以二进制编码形式存放的指令和数据。
（1） A． 指令周期的不同阶段 B． 指令和数据的寻址方式
C． 指令操作码的译码结果 D． 指令和数据所在的存储单元
2016-11● 计算机在一个指令周期的过程中， 为从内存读取指令操作码， 首先要将（ ） 的
内容送到地址总线上。
（2） A． 指令寄存器（IR） B． 通用寄存器（GR）
C． 程序计数器（PC） D． 状态寄存器（PSW）
2017-05● CPU 执行算术运算或者逻辑运算时， 常将源操作数和结果暂存在（B ） 中。
（1） A． 程序计数器 (PC) B. 累加器 (AC)
C. 指令寄存器 (IR) D. 地址寄存器 (AR)
总线
●在32位的总线系统中，若时钟频率为1000MHz，总线上5个时钟周期传送一个32位字，
则该总线系统的数据传送速率约为__(48)__兆字节/秒。
(48)A，200 B．600 C．800 D．1000
2015-05● 总线宽度为 32bit， 时钟频率为 200MHz， 若总线上每 5 个时钟周期传送一个
32bit 的字， 则该总线的带宽为__(5)__MB/S。
（5） A． 40 B． 80 C． 160 D． 200
2016-05● 以下关于总线的叙述中， 不正确的是（6） 。
（6） A． 并行总线适合近距离高速数据传输 B． 串行总线适合长距离数据传输
C． 单总线结构在一个总线上适应不同种类的设备， 设计简单且性能很高
D． 专用总线在设计上可以与连接设备实现最佳匹配
● 某计算机的时钟频率为 400MHz，测试该计算机的程序使用 4 种类型的指令。每种
指令的数量及所需指令时钟数（CPI） 如下表所示， 则该计算机的指令平均时钟数为（4） ；
该计算机的运算速度约为 （5） MIPS。
指令类型 指令数目(条) 每条指令需时钟数
1 160000 1
2 30000 2
3 24000 4
4 16000 8
（4）A. 1.85 B. 1.93 C. 2.36 D. 3.75
（5）A. 106.7 B. 169.5 C. 207.3 D. 216.2
● CPU 中的数据总线宽度会影响__(4)__。
（4） A． 内存容量的大小 B． 系统的运算速度
C． 指令系统的指令数量 D． 寄存器的宽度
200905● 处理机主要由处理器、 存储器和总线组成， 总线包括__(4)__。
（4） A． 数据总线、 地址总线、 控制总线
B． 并行总线、 串行总线、 逻辑总线
C． 单工总线、 双工总线、 外部总线
D． 逻辑总线、 物理总线、 内部总线
201011● 若内存容量为 4GB， 字长为 32， 则__(3)__。
（3） A． 地址总线和数据总线的宽度都为 32
B． 地址总线的宽度为 30， 数据总线的宽度为 32
C． 地址总线的宽度为 30， 数据总线的宽度为 8
D． 地址总线的宽度为 32， 数据总线的宽度为 8
201105● 在计算机系统中采用总线结构， 便于实现系统的积木化构造， 同时可以__(3)__
（3） A． 提高数据传输速度 B． 提高数据传输量
C． 减少信息传输线的数量 D． 减少指令系统的复杂性
2011-11● 总线复用方式可以__(4)__。
（4） A． 提高总线的传输带宽 B． 增加总线的功能
C． 减少总线中信号线的数量 D． 提高 CPU 利用率
2012-11● __(6)__不属于系统总线。
（6） A． ISA B． EISA C． SCSI D． PCI
2014-11● 三总线结构的计算机总线系统由__(1)__组成。
（1） A． CPU 总线、 内存总线和 IO 总线
B． 数据总线、 地址总线和控制总线
C． 系统总线、 内部总线和外部总线
D． 串行总线、 并行总线和 PCI 总线
中断
●在中断响应过程中，CPU保护程序计数器的主要目的是__(47)__。 程序计数器是用于存
放下一条指令所在单元的地址的地方
(47)A．使CPU能找到中断服务程序的入口地址
B．为了实现中断嵌套
C．为了使CPU在执行完中断服务程序时能回到被中断程序的断点处
D．为了使CPU与I/O设备并行工作
●中断响应时间是指_(3)_。
(3)A．从中断处理开始到中断处理结束所用的时间
B．从发出中断请求到中断处理结束所用的时间
C．从发出中断请求到进入中断处理所用的时间
D．从中断处理结束到再次中断请求的时间
200811● 下面关于在 I/O 设备与主机间交换数据的叙述， __(4)__是错误的。
（4） A． 中断方式下， CPU 需要执行程序来实现数据传送任务
B． 中断方式和 DMA 方式下， CPU 与 I/O 设备都可同步工作
C． 中断方式和 DMA 方式中， 快速 I/O 设备更适合采用中断方式传递数据
D． 若同时接到 DMA 请求和中断请求， CPU 优先响应 DMA 请求
201005● 以下关于计算机系统中断概念的叙述中， 正确的是__(3)__。
（3） A． 由 I/O 设备提出的中断请求和电源掉电都是可屏蔽中断
B． 由 I/O 设备提出的中断请求和电源掉电都是不可屏蔽中断
C． 由 I/O 设备提出的中断请求是可屏蔽中断， 电源掉电是不可屏蔽中断
D． 由 I/O 设备提出的中断请求是不可屏蔽中断， 电源掉电是可屏蔽中断
201011● 在输入输出控制方法中， 采用__(1)__可以使得设备与主存间的数据块传送无需
CPU 干预。
（1） A． 程序控制输入输出 B． 中断 C． DMA D． 总线控制
2011-11● 若某计算机系统的 I/O 接口与主存采用统一编址， 则输入输出操作是通过____
指令来完成的。
A． 控制 B． 中断 C． 输入输出 D． 访存
2012-11● 在 I/O 设备与主机间进行数据传输时， CPU 只需在开始和结束时作少量处理，
而无需干预数据传送过程的是__(5)__方式。
（5） A． 中断 B． 程序查询 C． 无条件传送 D． 直接存储器存取
2013-05● 为了便于实现多级中断嵌套使用__(3)__来保护断点和现场最有效。
（3） A． ROM B． 中断向量表 C． 通用寄存器 D． 堆栈
2013-05● DMA 工作方式下， 在__(4)__之间建立了直接的数据通路。
（4） A． CPU 与外设 B． CPU 与主存
C． 主存与外设 D． 外设与外设
2013-05● 中断向量可提供__(2)__
（2） A． I/O 设备的端口地址 B． 所传送数据的起始地址
C． 中断服务程序的入口地址 D． 主程序的断点地址
2015-05● 计算机中 CPU 的中断响应时间指的是__(4)__的时间。
（4） A． 从发出中斯请求到中断处理结束
B． 从中断处理开始到中断处理结束
C． CPU 分析判断中断请求
D． 从发出中断请求到开始进入中断处理程序
2015-11● CPU 是在__(1)__结束时响应 DMA 请求的。
（1） A． 一条指令执行 B． 一段程序 C． 一个时钟周期 D． 一个总线周期
2016-05● 当用户通过键盘或鼠标进入某应用系统时， 通常最先获得键盘或鼠标输入信息
的是（23） 程序。
（23） A． 命令解释 B． 中断处理 C． 用户登录 D． 系统调用
2017-05● 计算机系统中常用的输入/输出控制方式有无条件传送、 中断、 程序查询和 DMA
方式等。 当采用_ D __方式时， 不需要 CPU 执行程序指令来传送数据。
（3） A． 中断 B.程序查询 C.无条件传送
内存计算
●容量为64块的Cache采用组相联方式映像，字块大小为128个字，每4块为一组。若主
存容量为4096块，且以字编址，那么主存地址应为_(7)_位，主存区号应为_(8)_位。
(7)A．16 B．17 C．18 D．19
(8)A．5 B．6 C．7 D．8
●如果主存容量为 16M 字节，且按字节编址，表示该主存地址至少应需要_____(3)____位。
（ 3） A． 16 B． 20 C． 24 D． 32
●内存按字节编址，地址从A4000H到CBFFFH，共有_(1)_字节。若用存储容量为32K*8bit
的存储器芯片构成该内存，至少需要_(2)_ 片。
(1)A．80K B．96K C．160K D．192K
(2)A．2 B．5 C．8 D．10
● 若内存 按字节编 址，用存 储容量 为 32K× 8 比特的存储器 芯片构成地址编号
A0000H 至 DFFFFH 的内存空间，则至少需要 （1） 片。
（1）A. 4 B. 6 C. 8 D. 10
200711● 若内存地址区间为 4000H～43FFH， 每个存贮单元可存储 16 位二进制数， 该内
存区域用 4 片存储器芯片构成， 则构成该内存所用的存储器芯片的容量是 __(6)__ 。
（6） A． 512×16bit B． 256×8bit
C． 256×16bit D． 1024×8bit
200805● 内存按字节编址， 地址从 90000H 到 CFFFFH， 若用存储容量为 16K×8bit 的
存储器芯片构成该内存， 至少需要__(3)__片。
（3） A． 2 B． 4 C． 8 D． 16
201011● 设用 2K×4 位的存储器芯片组成 16K×8 位的存储器（地址单元为 OOOOH～
3FFFH， 每个芯片的地址空间连续） ， 如果按字节编址， 则地址单元 OB1FH 所在芯片的
最小地址编号为__(4)__。
（4） A． OOOOH B． 0800 H C． 2000 H D． 2800 H
2012-05● 内存单元按字节编址， 地址 0000A000H～0000BFFFH 共有__(2)__个存储单元。
（2） A． 8192K B． 1024K C． 13K D． 8K
2014-05● 若用 256K×8bit 的存储器芯片， 构成地址 40000000H 到 400FFFFFH 且按字
节编址的内存区域， 则需__(6)__片芯片。
（6） A． 4 B． 8 C． 16 D． 32
2014-11● 内存按字节编址从 A5000H 到 DCFFFH 的区域其存储容量为__(4)__。
（4） A． 123KB B． 180KB C． 223KB D． 224KB
2013-05● 地址编号从 80000H 到 BFFFFH 且按字节编址的内存容量为__(5)__KB， 若用
16K*4bit 的存储器芯片构成该内存共需__(6)__片
（5） A．128 B． 256 C． 512 D． 1024
（6） A．8 B． 16 C． 32 D． 64
2015-11● 内存按字节编址从 B3000H 到 DABFFH 的区域其存储容量为__(5)__。
（5） A． 123KB B． 159KB C． 163KB D． 194KB
2016-05● 内存按字节编址， 从 A1000H 到 B13FFH 的区域的存储容量为（5） KB。
（5） A． 32 B．34 C． 65 D． 67
指令 寻址
●若某个计算机系统中，内存地址与I/O地址统一编址，访问内存单元和I/O设备是靠
__(46)__采区分的。存储器统一编址,即从存储空间中划出一部分地址给I/O端口。CPU访
问端口和访问存储器的指令在形式上完全相同，只能从地址范围来区分两种操作
A．数据总线上输出的数据 B．不同的地址代码
C．内存与I/O设备使用不同的地址总线 D．不同的指令
200711● 在指令系统的各种寻址方式中， 获取操作数最快的方式是 __(1)__ 。 若操作数
的地址包含在指令中， 则属于 __(2)__ 方式。
（1） A． 直接寻址 B． 立即寻址 C． 寄存器寻址 D． 间接寻址
（2） A． 直接寻址 B． 立即寻址 C． 寄存器寻址 D． 间接寻址
2015-11● 在机器指令的地址字段中， 直接指出操作数本身的寻址方式称为__(4)__。
（4） A． 隐含寻址 B． 寄存器寻址 C． 立即寻址 D． 直接寻址
200811● 计算机内存一般分为静态数据区、 代码区、 栈区和堆区， 若某指令的操作数之
一采用立即数寻址方式， 则该操作数位于__(1)__。
（1） A． 静态数据区 B． 代码区 C． 栈区 D． 堆区
201105● 指令系统中采用不同寻址方式的目的是__(2)__
（2） A． 提高从内存获取数据的速度 B． 提高从外存获取数据的速度
C． 降低操作码的译码难度 D． 扩大寻址空间并提高编程灵活性
● 操作数所处的位置，可以决定指令的寻址方式。操作数包含在指令中，寻址方式为
___(4)___；操作数在寄存器中，寻址方式为_____(5)_____；操作数的地址在寄存器中，寻
址方式为____(6)_____。
（ 4） A．立即寻址 B．直接寻址 C．寄存器寻址 D．寄存器间接寻址
（ 5） A．立即寻址 B．相对寻址 C．寄存器寻址 D．寄存器间接寻址
（ 6） A．相对寻址 B．直接寻址 C．寄存器寻址 D．寄存器间接寻址
● 某计算机指令字长为 16 位，指令有双操作数、单操作数和无操作数 3 种格式，每
个操作数字段均用 6 位二进制表示，该指令系统共 有 m 条（m<16）双操作数指令，并存
在无操作数指令。若采用扩展操作码技术，那么最多还可设计出 （6） 条单操作数指令。
（6）A．26 B．（24-m）× 26 – 1 C．（24-m）×26 D．（24-m）×（26 - 1）
2012-05● 若 CPU 要执行的指令为： MOV R1， #45（即将数值 45 传送到寄存器 R1 中） ，
则该指令中采用的寻址方式为__(4)__。
（4） A． 直接寻址和立即寻址 B． 寄存器寻址和立即寻址
C． 相对寻址和直接寻址 D． 寄存器间接寻址和直接寻址
2013-11● 若某计算机字长为 32 位， 内存容量为 2GB， 按字编址， 则可寻址范围为（ ） 。
（10） A． 1024M B． 1GB C． 512M D． 2GB
Cache 存储
●在计算机系统中，构成虚拟存储器___(8)____。
（ 8） A．只需要一定的硬件资源便可实现 B．只需要一定的软件即可实现
C．既需要软件也需要硬件方可实现 D．既不需要软件也不需要硬件
2013-05● 常用的虚拟存储器由__(1)__两级存储器组成
（1） A． 主存-辅存 B． 主存-网盘
C． Cache-主存 D． Cache-硬盘
2015-05● Cache 的地址映像方式中， 发生块冲突次数最小的是__(3)__。
（3） A． 全相联映像 B． 组相联映像 C． 直接映像 D． 无法确定的
2017-05●以下关于 Cache (高速缓冲存储器)的叙述中， 不正确的是__ A _
的设置扩大了主存的容量 B. Cache 的内容是主存部分内容的拷贝
C. Cache 的命中率并不随其容量增大线性地提高 D. Cache 位于主存与 CPU 之间
2016-11● 以下关于 Cache 与主存间地址映射的叙述中， 正确的是（ ） 。
（6） A． 操作系统负责管理 Cache 与主存之间的地址映射
B． 程序员需要通过编程来处理 Cache 与主存之间的地址映射
C． 应用软件对 Cache 与主存之间的地址映射进行调度
D． 由硬件自动完成 Cache 与主存之间的地址映射
2016-05● 主存与 Cache 的地址映射方式中， （2） 方式可以实现主存任意一块装入 Cache
中任意位置， 只有装满才需要替换。
（2） A． 全相联 B． 直接映射 C． 组相联 D． 串并联
2015-05● 计算机中 CPU 对其访问速度最快的是__(1)__。
（1） A． 内存 B． Cache C． 通用寄存器 D． 硬盘
2015-11● 虚拟存储体系由__(2)__两级存储器构成。
（2） A． 主存-辅存 B． 寄存器-Cache C． 寄存器-主存 D． Cache-主存
200611● 高速缓存 Cache 与主存间采用全相联地址映像方式，高速缓存的容量为 4MB，分
为 4块，每块 1MB，主存容量为 256MB。若主存读写时间为 30ns，高速缓存的读写时间为
3ns，平均读写时间为 3.27ns，则该高速缓存的命中率为 （ 3） ％。若地址变换表如下所
示，则 主存地址为 8888888H 时，高速缓存地址为 （ 4） H。
（ 3） A. 90 B. 95 C. 97 D. 99
（ 4） A. 488888 B. 388888 C. 288888 D.188888
● 在 CPU 与主存之间设置高速缓冲存储器 Cache， 其目的是为了__(2)__。
（2） A． 扩大主存的存储容量 B． 提高 CPU 对主存的访问效率
C． 既扩大主存容量又提高存取速度 D． 提高外存储器的速度
200811● Cache 用于存放主存数据的部分拷贝， 主存单元地址与 Cache 单元地址之间的
转换工作由__(6)__完成。
（6） A． 硬件 B． 软件 C． 用户 D． 程序员
200905● __(3)__是指按内容访问的存储器。
（3） A． 虚拟存储器 B． 相联存储器
C． 高速缓存（Cache） D． 随机访问存储器
200911● 以下关于 Cache 的叙述中， 正确的是__(6)__。
（6） A． 在容量确定的情况下， 替换算法的时间复杂度是影响 Cache 命中率的关键因素
B． Cache 的设计思想是在合理成本下提高命中率
C． Cache 的设计目标是容量尽可能与主存容量相等
D． CPU 中的 Cache 容量应大于 CPU 之外的 Cache 容量
2011-11● 在程序的执行过程中， Cache 与主存的地址映像由__(3)__。
（3） A． 专门的硬件自动完成 B． 程序员进行调度
C． 操作系统进行管理 D． 程序员和操作系统共同协调完成
2012-05● 相联存储器按__(3)__访问。
（3） A． 地址 B． 先入后出的方式
C． 内容 D． 先入先出的方式
2012-05● 位于 CPU 与主存之间的高速缓冲存储器 Cache 用于存放部分主存数据的拷贝，
主存地址与Cache 地址之间的转换工作由__(1)__完成。
（1） A． 硬件 B． 软件 C． 用户 D． 程序员
2013-11● 在程序执行过程中， Cache 与主存的地址映像由__(1)__。
（1） A． 硬件自动完成 B． 程序员调度
C． 操作系统管理 D． 程序员与操作系统协同完成
2014-11● 计算机采用分级存储体系的主要目的是为了解决__(2)__问题。
（2） A． 主存容量不足 B． 存储器读写可靠性
C． 外设访问效率 D． 存储容量、 成本和速度之间的矛盾
计算机分类
●在单指令流多数据流计算机(SIMD)中，各处理单元必须 _(5)_。
(5)A．以同步方式，在同一时间内执行不同的指令
B．以同步方式，在同一时间内执行同一条指令
C．以异步方式，在同一时间内执行不同的指令
D．以异步方式，在同一时间内执行同一条指令
2016-11● 计算机系统的（ ） 可以用 MTBF/（1+MTBF） 来度量， 其中 MTBF 为平均失效
间隔时间。
（34） A． 可靠性 B.可用性 C.可维护性 D.健壮性
2016-05● VLIW 是 （1） 的简称。
（1） A． 复杂指令系统计算机 B． 超大规模集成电路
C． 单指令流多数据流 D． 超长指令字
2015-11● CISC 是__(6)__的简称。
（6） A． 复杂指令系统计算机 B． 超大规模集成电路
C． 精简指令系统计算机 D． 超长指令字
●阵列处理机属于___(1)___ 计算机。
（1）
●采用___(2)___ 不能将多个处理机互连构成多处理机系统。
（2） 总线 B.交叉开关 总线 nic 总线
2000705● 下面的描述中， __(3)__不是 RISC 设计应遵循的设计原则。
（3） A． 指令条数应少一些 B． 寻址方式尽可能少
C． 采用变长指令， 功能复杂的指令长度长而简单指令长度短
D． 设计尽可能多的通用寄存器
200805● 利用高速通信网络将多台高性能工作站或微型机互连构成机群系统， 其系统结构
形式属于__(5)__计算机。
（5） A． 单指令流单数据流（SISD） B． 多指令流单数据流（MISD）
C． 单指令流多数据流（SIMD） D． 多指令流多数据流（MIMD）
200911● 以下关于 CISC（复杂指令集计算机） 和 RISC（精简指令集计算机） 的叙述中，
错误的是__(2)__。
（2） A． 在 CISC 中， 其复杂指令都采用硬布线逻辑来执行
B． 采用 CISC 技术的 CPU， 其芯片设计复杂度更高
C． 在 RISC 中， 更适合采用硬布线逻辑执行指令
D． 采用 RISC 技术， 指令系统中的指令种类和寻址方式更少
2013-11● __(5)__不是 RISC 的特点。
（5） A． 指令种类丰富 B． 高效的流水线操作
C． 寻址方式较少 D． 硬布线控制
2014-11● Flynn 分类法基于倍息流特征将计算机分成 4 类， 其中___只有理论意义而无
实例。
（6） A． SISD B． MISD C． SIMD D． MIMD
2014-11● 以下关于 RISC 和 CISC 的叙述中， 不正确的是__(5)__。
（5） A． RISC 通常比 CISC 的指令系统更复杂
B． RISC 通常会比 CISC 配置更多的寄存器
C． RISC 编译器的子程序库通常要比 CISC 编译器的子程序库大得多
D． RISC 比 CISC 更加适合 VLSI 工艺的规整性要求