2024年10月16日发(作者：夕觅夏)
(19)中华人民共和国国家知识产权局
(12)发明专利说明书
(21)申请号 CN2.4
(22)申请日 2009.07.24
(71)申请人 广东威创视讯科技股份有限公司
地址 510663 广东省广州市广州高新技术产业开发区彩频路6号
(72)发明人 刘文军 潘远雄 于文高
(74)专利代理机构 广州华进联合专利商标代理有限公司
代理人 王茹
(51)
G06F3/14
权利要求说明书 说明书 幅图
(10)申请公布号 CN 101615108 A
(43)申请公布日 2009.12.30
(54)发明名称
多屏拼接装置及其多屏拼接方法
(57)摘要
一种多屏拼接装置及其多屏拼接方
法，该装置包括有带高速计算机交换接口
的成像模块、计算机、交换设备、以及至
少一个带高速计算机交换接口的显示模
块，成像模块分割后的图像数据通过交换
设备传输给对应的显示模块，显示模块将
该分割后的图像数据发送给对应的拼接单
元进行显示。本发明方案中的成像模块以
及各显示模块带有高速计算机交换接口，
而高速计算机交换接口可以为数据传输提
供足够的高带宽，从而可以保证最终显示
的图像具有极高的分辨率及良好的实时
性，可以输出超高分辨率的图像、且具备
较好的实时性。
法律状态
法律状态公告日
法律状态信息
法律状态
权 利 要 求 说 明 书
1、一种多屏拼接装置，其特征在于，包括：带高速计算机交换接口的成像模块、
计算机、交换设备、以及至少一个带高速计算机交换接口的显示模块，
所述成像模块，用于接收所述计算机发送的运算及分割图像的指令，根据所述指令
运算产生所需图像数据，并根据所述高分辨率显示环境的拼接单元的行列配置、以
及各拼接单元的分辨率对图像数据进行分割，并将分割后的图像数据通过所述交换
设备传输给对应的显示模块；
所述计算机，用于向所述成像模块发送所述运算及分割图像的指令；
所述显示模块，用于接收所述分割后的图像数据，并按显示单元的物理分辨率产生
对应的扫描时序后，将该分割后的图像数据在所述扫描时序的控制下发送给对应的
拼接单元进行显示。
2、根据权利要求1所述的多屏拼接装置，其特征在于，所述交换设备分别与所述
成像模块、各所述显示模块以及所述计算机相连接，所述交换设备为高速计算机交
换接口设备。
3、根据权利要求2所述的多屏拼接装置，其特征在于，所述高速计算机交换接口
设备为PCI-Express底板。
所述成像模块包括：与所述高速计算机交换接口设备连接的GPU，用于根据所述
指令运算产生所需图像数据，并根据所述高分辨率显示环境的拼接单元的行列配置、
以及各拼接单元的分辨率对图像数据进行分割，并将分割后的图像数据通过所述高
速计算机交换接口设备传输给对应的显示模块；与所述GPU连接的存储器，用于
存储所述图像数据；
和/或
所述显示模块包括：与所述高速计算机交换接口设备连接的处理单元，用于接收所
述分割后的图像数据，并按显示单元的物理分辨率产生对应的扫描时序后将该分割
后的图像数据在此扫描时序的控制下发送给对应的拼接单元进行显示；与所述处理
单元连接的存储单元，用于将所述分割后的图像数据予以储存。
5、根据权利要求4所述的多屏拼接装置，其特征在于：
所述处理单元为GPU、或者FPGA；
和/或
所述存储单元的储存为临时性存储。
6、根据权利要求1所述的多屏拼接装置，其特征在于，所述交换设备同时与所述
计算机、以及各所述显示模块相连接，所述成像模块与所述计算机相连接，所述交
换设备为交换机，所述成像设备分割后的图像数据通过所述计算机、所述交换设备
传输给对应的各所述显示模块。
7、根据权利要求6所述的多屏拼接装置，其特征在于，所述交换机为千兆交换机
或者千兆以上交换机。
所述成像模块包括：与所述计算机连接的GPU，用于根据所述指令运算产生所需
图像数据，并根据所述高分辨率显示环境的拼接单元的行列配置、以及各拼接单元
的分辨率对图像数据进行分割，并将分割后的图像数据通过所述计算机、所述交换
机传输给对应的显示模块；与所述GPU连接的存储器，用于存储所述图像数据；
和/或
所述显示模块包括：与所述交换机连接的处理单元，用于接收所述分割后的图像数
据，并按显示单元的物理分辨率产生对应的扫描时序后将该分割后的图像数据在此
扫描时序的控制下发送给对应的拼接单元进行显示；与所述处理单元连接的存储单
元，用于将所述分割后的图像数据予以储存。
9、根据权利要求7所述的多屏拼接装置，其特征在于：
所述处理单元为GPU、或者FPGA；
和/或
所述存储单元的储存为临时性存储。
10、一种如权利要求1所述的多屏拼接装置的多屏拼接方法，包括步骤：
所述计算机向所述成像模块发送运算及分割图像的指令；
所述成像模块接收所述指令，根据所述指令运算产生所需图像数据，并根据所述指
令、所述高分辨率显示环境的拼接单元的行列配置、以及各拼接单元的分辨率对图
像数据进行分割，并将分割后的图像数据通过所述交换设备发送给所述显示模块；
所述显示模块接收所述分割后的图像数据，并按显示单元的物理分辨率产生对应的
扫描时序后将该分割后的图像数据在此扫描时序的控制下发送给对应的拼接单元进
行显示。
11、根据权利要求10所述的多屏拼接装置的多屏拼接方法，其特征在于，还包括
步骤：
所述显示模块将接收到的图像数据予以储存；
和/或
所述计算机向所述成像模块发送更换消息，所述更换消息中包括有新的拼接单元的
行列配置、和/或新的拼接单元的分辨率；
所述成像模块接收所述更换消息，根据所述更换消息更新拼接单元的行列配置、和
/或拼接单元的分辨率。
12、根据权利要求11所述的多屏拼接装置的多屏拼接方法，其特征在于，所述储
存为临时性存储。
说 明 书
技术领域
本发明涉及多屏拼接显示技术领域，特别涉及一种多屏拼接装置及其多屏拼接方法。
背景技术
在目前的多屏显示领域中，有采用单颗图像处理单元(Graphic ProcessingUnit，简称
GPU)和多颗GPU两种方式，其中，采用多颗GPU的方案通常是由分布在多张显
卡中的多颗通用GPU产生高分辨率多屏信号，这种方案能够实现高分辨率的多屏
拼接，但是由于通用GPU没有协同完成3D图像的机制，多颗通用GPU很难协同
运算完成完整的3D图像，因此目前的多颗GPU的多屏拼接显示局限于2D显示上，
申请号为2.X的发明专利申请公开了一种多屏拼接方法及装置，其根
据拼接后的总分辨率与GPU的图像输出口的带宽标准调整GPU的输出刷新率，使
GPU的输出分辨率符合拼接总分辨率的要求，再对所输出的视频数据进行分割，
以及在对应的标准像素时钟的作用下进行标准的拼接输出，实现高分辨率的多屏拼
接，这种利用单颗GPU将其产生的完整的3D图像通过视频输出口输出图像并经
过图像分割后进行显示的多屏显示方案，可以满足部分高分辨率的多屏拼接显示
3D图像的要求，但是，现有技术中的方式都是通过GPU的图像输出口将可显示的
图像传输给显示单元进行显示，由于现有通用GPU的图像输出口的数量以及带宽
的限制，使得能输出的分辨率以及可驱动的拼接单元的数目较少，难以输出超高分
辨率的3D图像，同时，由于各通用GPU的视频端口是相同的，在应用中也无法
灵活地配置行列数(如GPU通常只有两个视频端口，就不便配置出屏数为奇数的拼
接系统)，限制了多屏拼接显示技术的应用。
发明内容
针对上述现有技术中存在的问题，本发明的目的在于提供一种多屏拼接装置及其多
屏拼接方法，其可以输出超高分辨率的图像、且具备较好的实时性。
为达到上述目的，本发明采用以下技术方案：
一种多屏拼接装置，包括：带高速计算机交换接口的成像模块、计算机、交换设备、
以及至少一个带高速计算机交换接口的显示模块，
所述成像模块，用于接收所述计算机发送的运算及分割图像的指令，根据所述指令
运算产生所需图像数据，并根据所述高分辨率显示环境的拼接单元的行列配置、以
及各拼接单元的分辨率对图像数据进行分割，并将分割后的图像数据通过所述交换
设备传输给对应的显示模块；
所述计算机，用于向所述成像模块发送所述运算及分割图像的指令；
所述显示模块，用于接收所述分割后的图像数据，并按显示单元的物理分辨率产生
对应的扫描时序后，将该分割后的图像数据在所述扫描时序的控制下发送给对应的
拼接单元进行显示。
一种如上所述的多屏拼接装置的多屏拼接方法，包括步骤：
所述计算机向所述成像模块发送运算及分割图像的指令；
所述成像模块接收所述指令，根据所述指令运算产生所需图像数据，并根据所述指
令、所述高分辨率显示环境的拼接单元的行列配置、以及各拼接单元的分辨率对图
像数据进行分割，并将分割后的图像数据通过所述交换设备发送给所述显示模块；
所述显示模块接收所述分割后的图像数据，并按显示单元的物理分辨率产生对应的
扫描时序后将该分割后的图像数据在此扫描时序的控制下发送给对应的拼接单元进
行显示。
根据本发明的方案，成像模块以及各显示模块带有高速计算机交换接口，而高速计
算机交换接口可以为数据传输提供足够的高带宽，因此，成像模块通过交换设备向
显示模块传输分割后的图像数据时，不会遇到由于带宽限制所造成的数据传输的瓶
颈，从而可以保证最终显示的图像具有极高的分辨率及良好的实时性，因此可以输
出超高分辨率的图像、且具备较好的实时性。
附图说明
图1是本发明的多屏拼接装置实施例一的结构示意图；
图2是本发明的多屏拼接装置实施例二的结构示意图；
图3是本发明的多屏拼接装置实施例三的结构示意图；
图4是本发明的多屏拼接装置实施例四的结构示意图；
图5是本发明的多屏拼接装置实施例五的结构示意图；
图6是本发明的多屏拼接装置实施例六的结构示意图。
具体实施方式
以下以本发明的各具体实施例为例对本发明方案进行详细说明。
实施例一：
参见图1所示，是本发明的多屏拼接装置的实施例一的结构示意图，在本实施例中，
所述交换设备为高速计算机交换接口设备，所述成像模块、计算机、以及各显示模
块分别于该高速计算机交换接口设备相连接。
如图1所示，本实施例中的多屏拼接装置包括有：带高速计算机交换接口(图中未
示出)的成像模块101、高速计算机交换接口设备102、计算机103、以及至少一个
带高速计算机交换接口(图中未示出)的显示模块104，任意一个显示模块104与高
分辨率显示环境的至少一个拼接单元相对应，成像模块101、计算机103、各显示
模块104分别与高速计算机交换接口设备102相连接，其中，
成像模块101，用于接收所述计算机103发送的运算及分割图像的指令，根据所述
指令运算产生所需图像数据，并根据高分辨率显示环境中的拼接单元的行列配置、
以及各拼接单元的分辨率对图像数据进行分割，并将分割后的图像数据通过高速计
算机交换接口设备102传输给对应的显示模块104，其中在成像模块101的相关配
置参数中，设有拼接单元的行列配置、各拼接单元的分辨率等相关信息；
高速计算机交换接口设备102，用于实现计算机103与成像模块101之间、以及成
像模块101与显示模块104之间的数据传递；
计算机103，用于通过高速计算机交换接口设备102向成像模块101发送运算及分
割图像的指令；
各显示模块104，用于接收通过所述高速计算机交换接口设备102传送的所述分割
后的图像数据，并按拼接单元的物理分辨率产生对应的扫描时序后，将该分割后的
图像数据在所述扫描时序的控制下发送给对应的拼接单元进行显示。
根据本实施例中的多屏拼接装置，在需要进行多屏显示时，计算机103向成像模块
101发送运算及分割图像的指令，成像模块101接收该指令，根据所述指令运算产
生所需图像数据，并根据高分辨率显示环境中的拼接单元的行列配置、以及各拼接
单元的分辨率对图像数据进行分割，并将分割后的图像数据通过高速计算机交换接
口设备102传输给对应的显示模块104，显示模块104接收到分割后的图像数据后，
按拼接单元的物理分辨率产生对应的扫描时序后，将该分割后的图像数据在所述扫
描时序的控制下发送给对应的拼接单元进行显示。
在本实施例中的多屏拼接装置中，成像模块101以及各显示模块104带有高速计算
机交换接口，而高速计算机交换接口可以为数据传输提供足够的高带宽，因此，成
像模块101通过高速计算机交换接口设备102向显示模块104传输分割后的图像数
据时，不会遇到由于带宽限制所造成的数据传输的瓶颈，从而可以保证最终显示的
图像具有极高的分辨率及良好的实时性。
此外，在现有技术的多屏拼接方案中，成像模块是通过其具有的两个图像输出口来
输出分割处理后的可显示的图像数据，因此，其通常只能输出偶数行列配置的相关
图像数据，而无法输出奇数行列配置的图像数据。然而，根据本实施例中的方案，
本实施例中的成像模块101是通过所具有的高速计算机交换接口与高速计算机交换
接口设备102相连接，通过高速计算机交换接口实现数据交互，高速计算机交换接
口为其数据传输提供了高带宽，因此，其可以输出任意行列配置的图像数据，不仅
输出偶数行列配置的相关图像数据，还可以输出奇数行列配置的相关图像数据。
另外，根据本实施例中的方案，在进行显示时，直接通过高速计算机交换接口设备
102传输给各显示模块104，不用通过计算机103来进行转发，因此不会占用计算
机过多的CPU时间，保证了分辨率较大情况下的刷新率，保证了高分辨率现实环
境中的图像显示的流畅性。
其中，由于显卡不仅带有图像视频输出口，还带有高速计算机交换接口，因此，可
以是通过采用显卡来构成本发明方案中所使用的这种带高速计算机交换接口的成像
模块101，同理，也可以是通过采用显卡来构成本发明方案中的带高速计算机交换
接口的显示模块104，考虑到成本问题，也可以是通过采用FPGA来构成本发明方
案中的带高速计算机交换接口的显示模块104，具体方式在此不予赘述。
据此，本发明的方案可以应用于具备任意行列配置的高分辨率显示环境中，因此，
当高分辨率显示环境的拼接单元的行列配置、或者拼接单元的分辨率发生了改变时，
可以不用改变成像模块101与高速计算机交换接口设备102的连接关系，只需对成
像模块101分割图像时所依赖的拼接单元的行列配置、以及各拼接单元的分辨率等
相关参数进行改变即可，此时的过程具体可以是：
计算机103向成像模块101发送更换消息，该更换消息中包括有新的拼接单元的行
列配置、和/或新的拼接单元的分辨率等信息；
成像模块101接收该更换消息后，根据所述更换消息使用该更换消息中的新的拼接
单元的行列配置更新配置参数中的拼接单元的行列配置、和/或该新的拼接单元的
分辨率更新配置参数中的相应的拼接单元的分辨率。
此外，上述高速计算机交换接口设备102，可以是设置在计算机103上。
另外，考虑到PCI-Express接口是目前最快的开放式计算机接口，具有极高的带宽，
可以提供强大的数据传输能力，因而也可以保证最终显示的图像具有极高的分辨率
及良好的实时性，因此，上述高速计算机交换接口设备102可以是由PCI-
Express Switch扩展出来的PCI-Express底板，此时，上述成像模块101、显示模块
104可以是均由标准的带PCI-Express接口的显卡构成，并插在PCI-Express底板上，
同时计算机103中的PCI-Express接口也引入到PCI-Express底板上。
实施例二：
参见图2所示，是本发明的多屏拼接装置的实施例二的结构示意图，本实施例与上
述实施例一的不同之处主要在于，本实施例中的方案对成像模块进行了进一步的细
化。
如图2所示，在本实施例的多屏拼接装置中，成像模块101包括：
与高速计算机交换接口设备102连接的GPU1012，用于根据所接收到的运算及分
割图像的指令运算产生所需图像数据，并根据所述高分辨率显示环境中的拼接单元
的行列配置、以及各拼接单元的分辨率对图像数据进行分割，并将分割后的图像数
据通过所述高速计算机交换接口设备102传输给对应的显示模块104；
以及与所述GPU1012连接的存储器1011，用于存储所述图像数据。
其中，为了能够支持对足够高分辨率的图像数据进行显示，上述存储器1011可以
是具备高容量的大容量显存，其存储形式可以是临时性存储。
根据本实施例中的多屏拼接装置，在需要进行多屏显示时，在计算机103通过高速
计算机交换接口设备102将需要进行显示的图像数据发送给成像模块101后，成像
模块101将该图像数据存储到存储器1011，其中该图像数据在存储器1011中的分
布方式与最终输出到高分辨率显示环境中后的拼接图像相一致，计算机103向成像
模块101发送分割图像的指令，成像模块101接收该指令，从存储器1011中读取
出图像数据，并根据高分辨率显示环境中的拼接单元的行列配置、以及各拼接单元
的分辨率对图像数据进行分割，并将分割后的图像数据通过高速计算机交换接口设
备102传输给对应的显示模块104，显示模块104接收到分割后的图像数据，按拼
接单元的物理分辨率产生对应的扫描时序后，将该分割后的图像数据在所述扫描时
序的控制下发送给对应的拼接单元进行显示。
其中，在上述说明中，是以先发送需要显示的图像数据、再发送分割图像的指令进
行说明，根据实际应用需要的不同，也可以是将需要显示的图像数据和分割图像的
指令同时向成像模块101发送，在此不予赘述。
本实施例中的其他技术特征与上述实施例一中的相同，在此不予赘述。
实施例三：
参见图3所示，是本发明的多屏拼接装置实施例三的结构示意图，在本实施例中，
与上述实施例二中的方案的不同之处主要在于，本实施例中的方案对显示模块104
进行了进一步的细化。
如图3所示，在本实施例的多屏拼接装置中，显示模块104包括有：
与高速计算机交换接口设备102连接的处理单元1041，用于接收所述分割后的图
像数据，并在按拼接单元的物理分辨率产生对应的扫描时序后，将该分割后的图像
数据在所述扫描时序的控制下发送给对应的拼接单元进行显示；
与处理单元1041连接的存储单元1042，用于将所述分割后的图像数据予以储存，
其中，该储存可以是临时性存储。
根据本实施例中的方案，显示模块104中的存储单元1042可以对分割后的图像数
据进行存储，可以对分割后的图像数据予以缓存，以保证将图像数据传输到拼接单
元的流畅性，从而使得高分辨率显示环境中的图像显示的流畅性更强，避免了图像
闪烁等情况的发生。
其中，上述处理单元，可以是GPU，也可以是FPGA，或者是其他可以实现图像
数据收发及图像转换等功能的相关设备，在此不予多加赘述。
本实施例中的其他技术特征与上述实施例三中的相同，在此不予赘述。
实施例四：
参见图4所示，是本发明的多屏拼接装置实施例四的结构示意图，在本实施例中，
所述交换设备为交换机，所述计算机、以及各显示模块与该交换机相连接，所述成
像模块与所述计算机相连接。
如图4所示，本实施例中的多屏拼接装置包括有：带高速计算机交换接口(图中未
示出)的成像模块101、计算机103、交换机105、以及至少一个带高速计算机交换
接口(图中未示出)的显示模块104，任意一个显示模块104与高分辨率显示环境的
至少一个拼接单元相对应，计算机103、各显示模块104分别与交换机105相连接，
成像模块101与计算机103相连接，其中，
成像模块101，用于接收所述计算机103发送的运算及分割图像的指令，根据所述
指令运算产生所需图像数据，并根据高分辨率显示环境中的拼接单元的行列配置、
以及各拼接单元的分辨率对图像数据进行分割，并将分割后的图像数据通过计算机
103，由计算机103将该分割后的图像数据通过交换机105传输给对应的显示模块
104，其中在成像模块101的相关配置参数中，设有拼接单元的行列配置、各拼接
单元的分辨率等相关信息；
交换机105，用于实现计算机103与显示模块104之间的数据传递；
计算机103，用于向成像模块101发送运算及分割图像的指令；
各显示模块104，用于接收通过所述交换机105传送的所述分割后的图像数据，并
按拼接单元的物理分辨率产生对应的扫描时序后，将该分割后的图像数据在所述扫
描时序的控制下发送给对应的拼接单元进行显示。
其中，为了保证数据传输的速率，该交换机105可以是千兆交换机或者千兆以上交
换机。
根据本实施例中的多屏拼接装置，在需要进行多屏显示时，计算机103向成像模块
101发送运算及分割图像的指令，成像模块101接收该指令，根据所述指令运算产
生所需图像数据，并根据高分辨率显示环境中的拼接单元的行列配置、以及各拼接
单元的分辨率对图像数据进行分割，并将分割后的图像数据发送给计算机103，由
计算机103通过交换机105传输给对应的显示模块104，显示模块104接收到分割
后的图像数据后，按拼接单元的物理分辨率产生对应的扫描时序后，将该分割后的
图像数据在所述扫描时序的控制下发送给对应的拼接单元进行显示。
在本实施例中的多屏拼接装置中，成像模块101以及各显示模块104带有高速计算
机交换接口，而高速计算机交换接口可以为数据传输提供足够的高带宽，因此，成
像模块101通过高速计算机交换接口向计算机103传输分割后的图像数据时、以及
计算机103通过交换机向显示模块104传输分割后的图像数据时，不会遇到由于带
宽限制所造成的数据传输的瓶颈，从而可以保证最终显示的图像具有极高的分辨率
及良好的实时性。
此外，在现有技术的多屏拼接方案中，成像模块是通过其具有的两个图像输出口来
输出分割处理后的可显示的图像数据，因此，其通常只能输出偶数行列配置的相关
图像数据，而无法输出奇数行列配置的图像数据。然而，根据本实施例中的方案，
本实施例中的成像模块101是通过所具有的高速计算机交换接口与计算机103相连
接，通过高速计算机交换接口实现数据交互，高速计算机交换接口为其数据传输提
供了高带宽，因此，其可以输出任意行列配置的图像数据，不仅输出偶数行列配置
的相关图像数据，还可以输出奇数行列配置的相关图像数据。
其中，由于显卡不仅带有图像视频输出口，还带有高速计算机交换接口，因此，可
以是通过采用显卡来构成本发明方案中所使用的这种带高速计算机交换接口的成像
模块101，因交换机是网络交换机，显卡不可能直接支持这种接口，考虑到成本问
题，可以是通过采用FPGA来构成本发明方案中的带高速计算机交换接口的显示
模块104，具体方式在此不予赘述。
据此，本发明的方案可以应用于具备任意行列配置的高分辨率显示环境中，因此，
当高分辨率显示环境的拼接单元的行列配置、或者拼接单元的分辨率发生了改变时，
可以只需对成像模块101分割图像时所依赖的拼接单元的行列配置、以及各拼接单
元的分辨率等相关参数进行改变即可，此时的过程具体可以是：
计算机103向成像模块101发送更换消息，该更换消息中包括有新的拼接单元的行
列配置、和/或新的拼接单元的分辨率等信息；
成像模块101接收该更换消息后，根据所述更换消息使用该更换消息中的新的拼接
单元的行列配置更新配置参数中的拼接单元的行列配置、和/或该新的拼接单元的
分辨率更新配置参数中的相应的拼接单元的分辨率。
实施例五：
参见图5所示，是本发明的多屏拼接装置的实施例五的结构示意图，本实施例与上
述实施例四的不同之处主要在于，本实施例中的方案对成像模块进行了进一步的细
化。
如图5所示，在本实施例的多屏拼接装置中，成像模块101包括：
与计算机103连接的GPU1012，用于根据所接收到的运算及分割图像的指令运算
产生所需图像数据，并根据所述高分辨率显示环境中的拼接单元的行列配置、以及
各拼接单元的分辨率对图像数据进行分割，并将分割后的图像数据发送给计算机
103，由计算机103通过所述高速计算机交换接口设备102传输给对应的显示模块
104；
以及与所述GPU1012连接的存储器1011，用于存储所述图像数据。
其中，为了能够支持对足够高分辨率的图像数据进行显示，上述存储器1011可以
是具备高容量的大容量显存，其存储形式可以是临时性存储。
根据本实施例中的多屏拼接装置，在需要进行多屏显示时，在计算机103将需要进
行显示的图像数据发送给成像模块101后，成像模块101将该图像数据存储到存储
器1011，其中该图像数据在存储器1011中的分布方式与最终输出到高分辨率显示
环境中后的拼接图像相一致，计算机103向成像模块101发送分割图像的指令，成
像模块101接收该指令，从存储器1011中读取出图像数据，并根据高分辨率显示
环境中的拼接单元的行列配置、以及各拼接单元的分辨率对图像数据进行分割，并
将分割后的图像数据发送给计算机103，由计算机103通过交换机105传输给对应
的显示模块104，显示模块104接收到分割后的图像数据，按拼接单元的物理分辨
率产生对应的扫描时序后，将该分割后的图像数据在所述扫描时序的控制下发送给
对应的拼接单元进行显示。
其中，在上述说明中，是以先发送需要显示的图像数据、再发送分割图像的指令进
行说明，根据实际应用需要的不同，也可以是将需要显示的图像数据和分割图像的
指令同时向成像模块101发送，在此不予赘述。
本实施例中的其他技术特征与上述实施例四中的相同，在此不予赘述。
实施例六：
参见图6所示，是本发明的多屏拼接装置实施例六的结构示意图，在本实施例中，
与上述实施例五中的方案的不同之处主要在于，本实施例中的方案对显示模块104
进行了进一步的细化。
如图6所示，在本实施例的多屏拼接装置中，显示模块104包括有：
与交换机105连接的处理单元1041，用于接收所述分割后的图像数据，并在按拼
接单元的物理分辨率产生对应的扫描时序后，将该分割后的图像数据在所述扫描时
序的控制下发送给对应的拼接单元进行显示；
与处理单元1041连接的存储单元1042，用于将所述分割后的图像数据予以储存，
其中，该储存可以是临时性存储。
根据本实施例中的方案，显示模块104中的存储单元1042可以对分割后的图像数
据进行存储，可以对分割后的图像数据予以缓存，以保证将图像数据传输到拼接单
元的流畅性，从而使得高分辨率显示环境中的图像显示的流畅性更强，避免了图像
闪烁等情况的发生。
其中，因所述交换机是网络交换机，显卡不可能直接支持这种接口，考虑到成本问
题，可以是通过采用FPGA来构成本发明方案中的上述处理单元，或者是其他可
以实现图像数据收发及图像转换等功能的相关设备，在此不予多加赘述。
本实施例中的其他技术特征与上述实施例三中的相同，在此不予赘述。
根据上述各实施例中的各多屏拼接装置，本发明还提供该多屏拼接装置的多屏拼接
方法，具体的多屏拼接方式与上述多屏拼接装置中的阐述相同，在此不予多加赘述。
以上所述的本发明的实施方式，仅仅是对本发明的其中几个较佳实施例的具体说明，
并不构成对本发明保护范围的限定。任何在本发明的精神和原则之内所作的修改、
等同替换和改进等，均应包含在本发明的权利要求保护范围之内。
2024年10月16日发(作者：夕觅夏)
(19)中华人民共和国国家知识产权局
(12)发明专利说明书
(21)申请号 CN2.4
(22)申请日 2009.07.24
(71)申请人 广东威创视讯科技股份有限公司
地址 510663 广东省广州市广州高新技术产业开发区彩频路6号
(72)发明人 刘文军 潘远雄 于文高
(74)专利代理机构 广州华进联合专利商标代理有限公司
代理人 王茹
(51)
G06F3/14
权利要求说明书 说明书 幅图
(10)申请公布号 CN 101615108 A
(43)申请公布日 2009.12.30
(54)发明名称
多屏拼接装置及其多屏拼接方法
(57)摘要
一种多屏拼接装置及其多屏拼接方
法，该装置包括有带高速计算机交换接口
的成像模块、计算机、交换设备、以及至
少一个带高速计算机交换接口的显示模
块，成像模块分割后的图像数据通过交换
设备传输给对应的显示模块，显示模块将
该分割后的图像数据发送给对应的拼接单
元进行显示。本发明方案中的成像模块以
及各显示模块带有高速计算机交换接口，
而高速计算机交换接口可以为数据传输提
供足够的高带宽，从而可以保证最终显示
的图像具有极高的分辨率及良好的实时
性，可以输出超高分辨率的图像、且具备
较好的实时性。
法律状态
法律状态公告日
法律状态信息
法律状态
权 利 要 求 说 明 书
1、一种多屏拼接装置，其特征在于，包括：带高速计算机交换接口的成像模块、
计算机、交换设备、以及至少一个带高速计算机交换接口的显示模块，
所述成像模块，用于接收所述计算机发送的运算及分割图像的指令，根据所述指令
运算产生所需图像数据，并根据所述高分辨率显示环境的拼接单元的行列配置、以
及各拼接单元的分辨率对图像数据进行分割，并将分割后的图像数据通过所述交换
设备传输给对应的显示模块；
所述计算机，用于向所述成像模块发送所述运算及分割图像的指令；
所述显示模块，用于接收所述分割后的图像数据，并按显示单元的物理分辨率产生
对应的扫描时序后，将该分割后的图像数据在所述扫描时序的控制下发送给对应的
拼接单元进行显示。
2、根据权利要求1所述的多屏拼接装置，其特征在于，所述交换设备分别与所述
成像模块、各所述显示模块以及所述计算机相连接，所述交换设备为高速计算机交
换接口设备。
3、根据权利要求2所述的多屏拼接装置，其特征在于，所述高速计算机交换接口
设备为PCI-Express底板。
所述成像模块包括：与所述高速计算机交换接口设备连接的GPU，用于根据所述
指令运算产生所需图像数据，并根据所述高分辨率显示环境的拼接单元的行列配置、
以及各拼接单元的分辨率对图像数据进行分割，并将分割后的图像数据通过所述高
速计算机交换接口设备传输给对应的显示模块；与所述GPU连接的存储器，用于
存储所述图像数据；
和/或
所述显示模块包括：与所述高速计算机交换接口设备连接的处理单元，用于接收所
述分割后的图像数据，并按显示单元的物理分辨率产生对应的扫描时序后将该分割
后的图像数据在此扫描时序的控制下发送给对应的拼接单元进行显示；与所述处理
单元连接的存储单元，用于将所述分割后的图像数据予以储存。
5、根据权利要求4所述的多屏拼接装置，其特征在于：
所述处理单元为GPU、或者FPGA；
和/或
所述存储单元的储存为临时性存储。
6、根据权利要求1所述的多屏拼接装置，其特征在于，所述交换设备同时与所述
计算机、以及各所述显示模块相连接，所述成像模块与所述计算机相连接，所述交
换设备为交换机，所述成像设备分割后的图像数据通过所述计算机、所述交换设备
传输给对应的各所述显示模块。
7、根据权利要求6所述的多屏拼接装置，其特征在于，所述交换机为千兆交换机
或者千兆以上交换机。
所述成像模块包括：与所述计算机连接的GPU，用于根据所述指令运算产生所需
图像数据，并根据所述高分辨率显示环境的拼接单元的行列配置、以及各拼接单元
的分辨率对图像数据进行分割，并将分割后的图像数据通过所述计算机、所述交换
机传输给对应的显示模块；与所述GPU连接的存储器，用于存储所述图像数据；
和/或
所述显示模块包括：与所述交换机连接的处理单元，用于接收所述分割后的图像数
据，并按显示单元的物理分辨率产生对应的扫描时序后将该分割后的图像数据在此
扫描时序的控制下发送给对应的拼接单元进行显示；与所述处理单元连接的存储单
元，用于将所述分割后的图像数据予以储存。
9、根据权利要求7所述的多屏拼接装置，其特征在于：
所述处理单元为GPU、或者FPGA；
和/或
所述存储单元的储存为临时性存储。
10、一种如权利要求1所述的多屏拼接装置的多屏拼接方法，包括步骤：
所述计算机向所述成像模块发送运算及分割图像的指令；
所述成像模块接收所述指令，根据所述指令运算产生所需图像数据，并根据所述指
令、所述高分辨率显示环境的拼接单元的行列配置、以及各拼接单元的分辨率对图
像数据进行分割，并将分割后的图像数据通过所述交换设备发送给所述显示模块；
所述显示模块接收所述分割后的图像数据，并按显示单元的物理分辨率产生对应的
扫描时序后将该分割后的图像数据在此扫描时序的控制下发送给对应的拼接单元进
行显示。
11、根据权利要求10所述的多屏拼接装置的多屏拼接方法，其特征在于，还包括
步骤：
所述显示模块将接收到的图像数据予以储存；
和/或
所述计算机向所述成像模块发送更换消息，所述更换消息中包括有新的拼接单元的
行列配置、和/或新的拼接单元的分辨率；
所述成像模块接收所述更换消息，根据所述更换消息更新拼接单元的行列配置、和
/或拼接单元的分辨率。
12、根据权利要求11所述的多屏拼接装置的多屏拼接方法，其特征在于，所述储
存为临时性存储。
说 明 书
技术领域
本发明涉及多屏拼接显示技术领域，特别涉及一种多屏拼接装置及其多屏拼接方法。
背景技术
在目前的多屏显示领域中，有采用单颗图像处理单元(Graphic ProcessingUnit，简称
GPU)和多颗GPU两种方式，其中，采用多颗GPU的方案通常是由分布在多张显
卡中的多颗通用GPU产生高分辨率多屏信号，这种方案能够实现高分辨率的多屏
拼接，但是由于通用GPU没有协同完成3D图像的机制，多颗通用GPU很难协同
运算完成完整的3D图像，因此目前的多颗GPU的多屏拼接显示局限于2D显示上，
申请号为2.X的发明专利申请公开了一种多屏拼接方法及装置，其根
据拼接后的总分辨率与GPU的图像输出口的带宽标准调整GPU的输出刷新率，使
GPU的输出分辨率符合拼接总分辨率的要求，再对所输出的视频数据进行分割，
以及在对应的标准像素时钟的作用下进行标准的拼接输出，实现高分辨率的多屏拼
接，这种利用单颗GPU将其产生的完整的3D图像通过视频输出口输出图像并经
过图像分割后进行显示的多屏显示方案，可以满足部分高分辨率的多屏拼接显示
3D图像的要求，但是，现有技术中的方式都是通过GPU的图像输出口将可显示的
图像传输给显示单元进行显示，由于现有通用GPU的图像输出口的数量以及带宽
的限制，使得能输出的分辨率以及可驱动的拼接单元的数目较少，难以输出超高分
辨率的3D图像，同时，由于各通用GPU的视频端口是相同的，在应用中也无法
灵活地配置行列数(如GPU通常只有两个视频端口，就不便配置出屏数为奇数的拼
接系统)，限制了多屏拼接显示技术的应用。
发明内容
针对上述现有技术中存在的问题，本发明的目的在于提供一种多屏拼接装置及其多
屏拼接方法，其可以输出超高分辨率的图像、且具备较好的实时性。
为达到上述目的，本发明采用以下技术方案：
一种多屏拼接装置，包括：带高速计算机交换接口的成像模块、计算机、交换设备、
以及至少一个带高速计算机交换接口的显示模块，
所述成像模块，用于接收所述计算机发送的运算及分割图像的指令，根据所述指令
运算产生所需图像数据，并根据所述高分辨率显示环境的拼接单元的行列配置、以
及各拼接单元的分辨率对图像数据进行分割，并将分割后的图像数据通过所述交换
设备传输给对应的显示模块；
所述计算机，用于向所述成像模块发送所述运算及分割图像的指令；
所述显示模块，用于接收所述分割后的图像数据，并按显示单元的物理分辨率产生
对应的扫描时序后，将该分割后的图像数据在所述扫描时序的控制下发送给对应的
拼接单元进行显示。
一种如上所述的多屏拼接装置的多屏拼接方法，包括步骤：
所述计算机向所述成像模块发送运算及分割图像的指令；
所述成像模块接收所述指令，根据所述指令运算产生所需图像数据，并根据所述指
令、所述高分辨率显示环境的拼接单元的行列配置、以及各拼接单元的分辨率对图
像数据进行分割，并将分割后的图像数据通过所述交换设备发送给所述显示模块；
所述显示模块接收所述分割后的图像数据，并按显示单元的物理分辨率产生对应的
扫描时序后将该分割后的图像数据在此扫描时序的控制下发送给对应的拼接单元进
行显示。
根据本发明的方案，成像模块以及各显示模块带有高速计算机交换接口，而高速计
算机交换接口可以为数据传输提供足够的高带宽，因此，成像模块通过交换设备向
显示模块传输分割后的图像数据时，不会遇到由于带宽限制所造成的数据传输的瓶
颈，从而可以保证最终显示的图像具有极高的分辨率及良好的实时性，因此可以输
出超高分辨率的图像、且具备较好的实时性。
附图说明
图1是本发明的多屏拼接装置实施例一的结构示意图；
图2是本发明的多屏拼接装置实施例二的结构示意图；
图3是本发明的多屏拼接装置实施例三的结构示意图；
图4是本发明的多屏拼接装置实施例四的结构示意图；
图5是本发明的多屏拼接装置实施例五的结构示意图；
图6是本发明的多屏拼接装置实施例六的结构示意图。
具体实施方式
以下以本发明的各具体实施例为例对本发明方案进行详细说明。
实施例一：
参见图1所示，是本发明的多屏拼接装置的实施例一的结构示意图，在本实施例中，
所述交换设备为高速计算机交换接口设备，所述成像模块、计算机、以及各显示模
块分别于该高速计算机交换接口设备相连接。
如图1所示，本实施例中的多屏拼接装置包括有：带高速计算机交换接口(图中未
示出)的成像模块101、高速计算机交换接口设备102、计算机103、以及至少一个
带高速计算机交换接口(图中未示出)的显示模块104，任意一个显示模块104与高
分辨率显示环境的至少一个拼接单元相对应，成像模块101、计算机103、各显示
模块104分别与高速计算机交换接口设备102相连接，其中，
成像模块101，用于接收所述计算机103发送的运算及分割图像的指令，根据所述
指令运算产生所需图像数据，并根据高分辨率显示环境中的拼接单元的行列配置、
以及各拼接单元的分辨率对图像数据进行分割，并将分割后的图像数据通过高速计
算机交换接口设备102传输给对应的显示模块104，其中在成像模块101的相关配
置参数中，设有拼接单元的行列配置、各拼接单元的分辨率等相关信息；
高速计算机交换接口设备102，用于实现计算机103与成像模块101之间、以及成
像模块101与显示模块104之间的数据传递；
计算机103，用于通过高速计算机交换接口设备102向成像模块101发送运算及分
割图像的指令；
各显示模块104，用于接收通过所述高速计算机交换接口设备102传送的所述分割
后的图像数据，并按拼接单元的物理分辨率产生对应的扫描时序后，将该分割后的
图像数据在所述扫描时序的控制下发送给对应的拼接单元进行显示。
根据本实施例中的多屏拼接装置，在需要进行多屏显示时，计算机103向成像模块
101发送运算及分割图像的指令，成像模块101接收该指令，根据所述指令运算产
生所需图像数据，并根据高分辨率显示环境中的拼接单元的行列配置、以及各拼接
单元的分辨率对图像数据进行分割，并将分割后的图像数据通过高速计算机交换接
口设备102传输给对应的显示模块104，显示模块104接收到分割后的图像数据后，
按拼接单元的物理分辨率产生对应的扫描时序后，将该分割后的图像数据在所述扫
描时序的控制下发送给对应的拼接单元进行显示。
在本实施例中的多屏拼接装置中，成像模块101以及各显示模块104带有高速计算
机交换接口，而高速计算机交换接口可以为数据传输提供足够的高带宽，因此，成
像模块101通过高速计算机交换接口设备102向显示模块104传输分割后的图像数
据时，不会遇到由于带宽限制所造成的数据传输的瓶颈，从而可以保证最终显示的
图像具有极高的分辨率及良好的实时性。
此外，在现有技术的多屏拼接方案中，成像模块是通过其具有的两个图像输出口来
输出分割处理后的可显示的图像数据，因此，其通常只能输出偶数行列配置的相关
图像数据，而无法输出奇数行列配置的图像数据。然而，根据本实施例中的方案，
本实施例中的成像模块101是通过所具有的高速计算机交换接口与高速计算机交换
接口设备102相连接，通过高速计算机交换接口实现数据交互，高速计算机交换接
口为其数据传输提供了高带宽，因此，其可以输出任意行列配置的图像数据，不仅
输出偶数行列配置的相关图像数据，还可以输出奇数行列配置的相关图像数据。
另外，根据本实施例中的方案，在进行显示时，直接通过高速计算机交换接口设备
102传输给各显示模块104，不用通过计算机103来进行转发，因此不会占用计算
机过多的CPU时间，保证了分辨率较大情况下的刷新率，保证了高分辨率现实环
境中的图像显示的流畅性。
其中，由于显卡不仅带有图像视频输出口，还带有高速计算机交换接口，因此，可
以是通过采用显卡来构成本发明方案中所使用的这种带高速计算机交换接口的成像
模块101，同理，也可以是通过采用显卡来构成本发明方案中的带高速计算机交换
接口的显示模块104，考虑到成本问题，也可以是通过采用FPGA来构成本发明方
案中的带高速计算机交换接口的显示模块104，具体方式在此不予赘述。
据此，本发明的方案可以应用于具备任意行列配置的高分辨率显示环境中，因此，
当高分辨率显示环境的拼接单元的行列配置、或者拼接单元的分辨率发生了改变时，
可以不用改变成像模块101与高速计算机交换接口设备102的连接关系，只需对成
像模块101分割图像时所依赖的拼接单元的行列配置、以及各拼接单元的分辨率等
相关参数进行改变即可，此时的过程具体可以是：
计算机103向成像模块101发送更换消息，该更换消息中包括有新的拼接单元的行
列配置、和/或新的拼接单元的分辨率等信息；
成像模块101接收该更换消息后，根据所述更换消息使用该更换消息中的新的拼接
单元的行列配置更新配置参数中的拼接单元的行列配置、和/或该新的拼接单元的
分辨率更新配置参数中的相应的拼接单元的分辨率。
此外，上述高速计算机交换接口设备102，可以是设置在计算机103上。
另外，考虑到PCI-Express接口是目前最快的开放式计算机接口，具有极高的带宽，
可以提供强大的数据传输能力，因而也可以保证最终显示的图像具有极高的分辨率
及良好的实时性，因此，上述高速计算机交换接口设备102可以是由PCI-
Express Switch扩展出来的PCI-Express底板，此时，上述成像模块101、显示模块
104可以是均由标准的带PCI-Express接口的显卡构成，并插在PCI-Express底板上，
同时计算机103中的PCI-Express接口也引入到PCI-Express底板上。
实施例二：
参见图2所示，是本发明的多屏拼接装置的实施例二的结构示意图，本实施例与上
述实施例一的不同之处主要在于，本实施例中的方案对成像模块进行了进一步的细
化。
如图2所示，在本实施例的多屏拼接装置中，成像模块101包括：
与高速计算机交换接口设备102连接的GPU1012，用于根据所接收到的运算及分
割图像的指令运算产生所需图像数据，并根据所述高分辨率显示环境中的拼接单元
的行列配置、以及各拼接单元的分辨率对图像数据进行分割，并将分割后的图像数
据通过所述高速计算机交换接口设备102传输给对应的显示模块104；
以及与所述GPU1012连接的存储器1011，用于存储所述图像数据。
其中，为了能够支持对足够高分辨率的图像数据进行显示，上述存储器1011可以
是具备高容量的大容量显存，其存储形式可以是临时性存储。
根据本实施例中的多屏拼接装置，在需要进行多屏显示时，在计算机103通过高速
计算机交换接口设备102将需要进行显示的图像数据发送给成像模块101后，成像
模块101将该图像数据存储到存储器1011，其中该图像数据在存储器1011中的分
布方式与最终输出到高分辨率显示环境中后的拼接图像相一致，计算机103向成像
模块101发送分割图像的指令，成像模块101接收该指令，从存储器1011中读取
出图像数据，并根据高分辨率显示环境中的拼接单元的行列配置、以及各拼接单元
的分辨率对图像数据进行分割，并将分割后的图像数据通过高速计算机交换接口设
备102传输给对应的显示模块104，显示模块104接收到分割后的图像数据，按拼
接单元的物理分辨率产生对应的扫描时序后，将该分割后的图像数据在所述扫描时
序的控制下发送给对应的拼接单元进行显示。
其中，在上述说明中，是以先发送需要显示的图像数据、再发送分割图像的指令进
行说明，根据实际应用需要的不同，也可以是将需要显示的图像数据和分割图像的
指令同时向成像模块101发送，在此不予赘述。
本实施例中的其他技术特征与上述实施例一中的相同，在此不予赘述。
实施例三：
参见图3所示，是本发明的多屏拼接装置实施例三的结构示意图，在本实施例中，
与上述实施例二中的方案的不同之处主要在于，本实施例中的方案对显示模块104
进行了进一步的细化。
如图3所示，在本实施例的多屏拼接装置中，显示模块104包括有：
与高速计算机交换接口设备102连接的处理单元1041，用于接收所述分割后的图
像数据，并在按拼接单元的物理分辨率产生对应的扫描时序后，将该分割后的图像
数据在所述扫描时序的控制下发送给对应的拼接单元进行显示；
与处理单元1041连接的存储单元1042，用于将所述分割后的图像数据予以储存，
其中，该储存可以是临时性存储。
根据本实施例中的方案，显示模块104中的存储单元1042可以对分割后的图像数
据进行存储，可以对分割后的图像数据予以缓存，以保证将图像数据传输到拼接单
元的流畅性，从而使得高分辨率显示环境中的图像显示的流畅性更强，避免了图像
闪烁等情况的发生。
其中，上述处理单元，可以是GPU，也可以是FPGA，或者是其他可以实现图像
数据收发及图像转换等功能的相关设备，在此不予多加赘述。
本实施例中的其他技术特征与上述实施例三中的相同，在此不予赘述。
实施例四：
参见图4所示，是本发明的多屏拼接装置实施例四的结构示意图，在本实施例中，
所述交换设备为交换机，所述计算机、以及各显示模块与该交换机相连接，所述成
像模块与所述计算机相连接。
如图4所示，本实施例中的多屏拼接装置包括有：带高速计算机交换接口(图中未
示出)的成像模块101、计算机103、交换机105、以及至少一个带高速计算机交换
接口(图中未示出)的显示模块104，任意一个显示模块104与高分辨率显示环境的
至少一个拼接单元相对应，计算机103、各显示模块104分别与交换机105相连接，
成像模块101与计算机103相连接，其中，
成像模块101，用于接收所述计算机103发送的运算及分割图像的指令，根据所述
指令运算产生所需图像数据，并根据高分辨率显示环境中的拼接单元的行列配置、
以及各拼接单元的分辨率对图像数据进行分割，并将分割后的图像数据通过计算机
103，由计算机103将该分割后的图像数据通过交换机105传输给对应的显示模块
104，其中在成像模块101的相关配置参数中，设有拼接单元的行列配置、各拼接
单元的分辨率等相关信息；
交换机105，用于实现计算机103与显示模块104之间的数据传递；
计算机103，用于向成像模块101发送运算及分割图像的指令；
各显示模块104，用于接收通过所述交换机105传送的所述分割后的图像数据，并
按拼接单元的物理分辨率产生对应的扫描时序后，将该分割后的图像数据在所述扫
描时序的控制下发送给对应的拼接单元进行显示。
其中，为了保证数据传输的速率，该交换机105可以是千兆交换机或者千兆以上交
换机。
根据本实施例中的多屏拼接装置，在需要进行多屏显示时，计算机103向成像模块
101发送运算及分割图像的指令，成像模块101接收该指令，根据所述指令运算产
生所需图像数据，并根据高分辨率显示环境中的拼接单元的行列配置、以及各拼接
单元的分辨率对图像数据进行分割，并将分割后的图像数据发送给计算机103，由
计算机103通过交换机105传输给对应的显示模块104，显示模块104接收到分割
后的图像数据后，按拼接单元的物理分辨率产生对应的扫描时序后，将该分割后的
图像数据在所述扫描时序的控制下发送给对应的拼接单元进行显示。
在本实施例中的多屏拼接装置中，成像模块101以及各显示模块104带有高速计算
机交换接口，而高速计算机交换接口可以为数据传输提供足够的高带宽，因此，成
像模块101通过高速计算机交换接口向计算机103传输分割后的图像数据时、以及
计算机103通过交换机向显示模块104传输分割后的图像数据时，不会遇到由于带
宽限制所造成的数据传输的瓶颈，从而可以保证最终显示的图像具有极高的分辨率
及良好的实时性。
此外，在现有技术的多屏拼接方案中，成像模块是通过其具有的两个图像输出口来
输出分割处理后的可显示的图像数据，因此，其通常只能输出偶数行列配置的相关
图像数据，而无法输出奇数行列配置的图像数据。然而，根据本实施例中的方案，
本实施例中的成像模块101是通过所具有的高速计算机交换接口与计算机103相连
接，通过高速计算机交换接口实现数据交互，高速计算机交换接口为其数据传输提
供了高带宽，因此，其可以输出任意行列配置的图像数据，不仅输出偶数行列配置
的相关图像数据，还可以输出奇数行列配置的相关图像数据。
其中，由于显卡不仅带有图像视频输出口，还带有高速计算机交换接口，因此，可
以是通过采用显卡来构成本发明方案中所使用的这种带高速计算机交换接口的成像
模块101，因交换机是网络交换机，显卡不可能直接支持这种接口，考虑到成本问
题，可以是通过采用FPGA来构成本发明方案中的带高速计算机交换接口的显示
模块104，具体方式在此不予赘述。
据此，本发明的方案可以应用于具备任意行列配置的高分辨率显示环境中，因此，
当高分辨率显示环境的拼接单元的行列配置、或者拼接单元的分辨率发生了改变时，
可以只需对成像模块101分割图像时所依赖的拼接单元的行列配置、以及各拼接单
元的分辨率等相关参数进行改变即可，此时的过程具体可以是：
计算机103向成像模块101发送更换消息，该更换消息中包括有新的拼接单元的行
列配置、和/或新的拼接单元的分辨率等信息；
成像模块101接收该更换消息后，根据所述更换消息使用该更换消息中的新的拼接
单元的行列配置更新配置参数中的拼接单元的行列配置、和/或该新的拼接单元的
分辨率更新配置参数中的相应的拼接单元的分辨率。
实施例五：
参见图5所示，是本发明的多屏拼接装置的实施例五的结构示意图，本实施例与上
述实施例四的不同之处主要在于，本实施例中的方案对成像模块进行了进一步的细
化。
如图5所示，在本实施例的多屏拼接装置中，成像模块101包括：
与计算机103连接的GPU1012，用于根据所接收到的运算及分割图像的指令运算
产生所需图像数据，并根据所述高分辨率显示环境中的拼接单元的行列配置、以及
各拼接单元的分辨率对图像数据进行分割，并将分割后的图像数据发送给计算机
103，由计算机103通过所述高速计算机交换接口设备102传输给对应的显示模块
104；
以及与所述GPU1012连接的存储器1011，用于存储所述图像数据。
其中，为了能够支持对足够高分辨率的图像数据进行显示，上述存储器1011可以
是具备高容量的大容量显存，其存储形式可以是临时性存储。
根据本实施例中的多屏拼接装置，在需要进行多屏显示时，在计算机103将需要进
行显示的图像数据发送给成像模块101后，成像模块101将该图像数据存储到存储
器1011，其中该图像数据在存储器1011中的分布方式与最终输出到高分辨率显示
环境中后的拼接图像相一致，计算机103向成像模块101发送分割图像的指令，成
像模块101接收该指令，从存储器1011中读取出图像数据，并根据高分辨率显示
环境中的拼接单元的行列配置、以及各拼接单元的分辨率对图像数据进行分割，并
将分割后的图像数据发送给计算机103，由计算机103通过交换机105传输给对应
的显示模块104，显示模块104接收到分割后的图像数据，按拼接单元的物理分辨
率产生对应的扫描时序后，将该分割后的图像数据在所述扫描时序的控制下发送给
对应的拼接单元进行显示。
其中，在上述说明中，是以先发送需要显示的图像数据、再发送分割图像的指令进
行说明，根据实际应用需要的不同，也可以是将需要显示的图像数据和分割图像的
指令同时向成像模块101发送，在此不予赘述。
本实施例中的其他技术特征与上述实施例四中的相同，在此不予赘述。
实施例六：
参见图6所示，是本发明的多屏拼接装置实施例六的结构示意图，在本实施例中，
与上述实施例五中的方案的不同之处主要在于，本实施例中的方案对显示模块104
进行了进一步的细化。
如图6所示，在本实施例的多屏拼接装置中，显示模块104包括有：
与交换机105连接的处理单元1041，用于接收所述分割后的图像数据，并在按拼
接单元的物理分辨率产生对应的扫描时序后，将该分割后的图像数据在所述扫描时
序的控制下发送给对应的拼接单元进行显示；
与处理单元1041连接的存储单元1042，用于将所述分割后的图像数据予以储存，
其中，该储存可以是临时性存储。
根据本实施例中的方案，显示模块104中的存储单元1042可以对分割后的图像数
据进行存储，可以对分割后的图像数据予以缓存，以保证将图像数据传输到拼接单
元的流畅性，从而使得高分辨率显示环境中的图像显示的流畅性更强，避免了图像
闪烁等情况的发生。
其中，因所述交换机是网络交换机，显卡不可能直接支持这种接口，考虑到成本问
题，可以是通过采用FPGA来构成本发明方案中的上述处理单元，或者是其他可
以实现图像数据收发及图像转换等功能的相关设备，在此不予多加赘述。
本实施例中的其他技术特征与上述实施例三中的相同，在此不予赘述。
根据上述各实施例中的各多屏拼接装置，本发明还提供该多屏拼接装置的多屏拼接
方法，具体的多屏拼接方式与上述多屏拼接装置中的阐述相同，在此不予多加赘述。
以上所述的本发明的实施方式，仅仅是对本发明的其中几个较佳实施例的具体说明，
并不构成对本发明保护范围的限定。任何在本发明的精神和原则之内所作的修改、
等同替换和改进等，均应包含在本发明的权利要求保护范围之内。