PL

PLSQL 到期无法使用怎么办

当 PLSQL 免费使用 30 天后，打开时会提示“Your trial period for PLSQL Developer is over.”这表明试用期已到，需要用序列号激活后才能用&a

PL SQL

admin 8天前

12 0

怎样在Windows10系统中安装配置PLSQL

一、需求说明在进行系统开发过程中，需要使用到Oracle数据库，并且需要使用到PLSQL工具，就需要我们进行安装配置PLSQL。二、准备工作 2.1、查看Oracle

系统 SQL PL

admin 25天前

26 0

64位Windows7下PLSQL Developer无法连接

症状：提示*.dll有问题oci库有问题。解决： 1. 安装32位Oracle 11g R2的客户端（去官网下载，大小约700M) 2.将服务器

PL Developer SQL

admin 2月前

37 0

AXI_UART调试说明-PS使用AXI_Uartlite拓展PL端串口资源

** AXI_UART调试说明-PS使用AXI_Uartlite拓展PL端串口资源 ** 注：本例程是在xc7z010clg400_1实现，若导入至复旦微电子需更改为xc7z045iffg90

串口资源 ps AXIUART PL

admin 2月前

54 0

DMA测试（Direct Register Mode）（PS + PL）

ZedBorad–（5）嵌入式Linux下的DMA测试（PSPL） 本文将详细介绍如何在ZedBorad上使用AXI接口的DMA IP核。&#x

测试 Direct dma register PL

admin 2月前

43 0

ZYNQ 使用AXI_BRAM实现PS与PL 数据交互数据交互

一，BRAM IP核介绍总线是一组传输通道，是各种逻辑器件构成的传输数据的通道；接口是一种连接标准，又常被称为物理接口；协议是数据传输的规则。PS与PL连接方式主要是通过AXI总线进行的。ZYNQ上的总线协议有AXI4, AXI4-Lit

数据 AXIBRAM Zynq PL ps

admin 2月前

41 0

PS和PL共享DDR

本文中，在SDK中先采用helloworld模板来检查整个工程是否创建成功，得到正确的结果后，再加入PS操作DDR的代码（用的是ZCU102&#

ps PL DDR

admin 2月前

54 0

ZYNQ学习笔记（四）：PL与PS数据交互——基于BRAM IP 核的（PS端读写＋PL端读）控制实验

文章目录前言一、设计需求二、RAM是什么？三、硬件设计3.1 系统框图3.2 IP核配置3.3 自定义IP核3.4 其他四、软件设计五、下载验证六、实验改进6.1 硬件改进6.2 软件改进6.3 改进结果七、遇见

学习笔记 数据 PL Zynq ps

admin 2月前

46 0

FPGA - ZYNQ 基于EMIO的PS和PL交互

前言： Xilinx ZYNQ系列的芯片，GPIO分为 MIO 、EMIO、AXI_GPIO三种方式。 MIO ：固定管脚，属于PS端&

Zynq FPGA EMIO PL ps

admin 2月前

55 0

第6章＞＞实验9：PS(ARM)端与PL端FPGA之间（通过DMA进行通信和交互）-《LabVIEW ZYNQ FPGA宝典》

1、实验内容上一节实验里面介绍的FIFO通道比较适合在PS端和PL端之间传递速度要求不高的连续数据流等数据，如果要传递高吞吐率的数据就不合适了。本节实验我们向大家讲解如何借助DMA通道在PS（

宝典通信 PL ps arm

admin 2月前

46 0

PL

admin 2023-10-18

41 0

PM,PL,SE,PG都是什么意思,职责划分

PM PL SE PG都是什么意思 职责划分

admin 2023-7-12

69 0