2024年2月9日发(作者：庚榆)

第1章 芯片结构及性能概述

TMS320C2000系列是美国TI公司推出的最佳测控应用的定点DSP芯片，其主流产品分为四个系列：C20x、C24x、C27x和C28x。C20x可用于通信设备、数字相机、嵌入式家电设备等；C24x主要用于数字马达控制、电机控制、工业自动化、电力转换系统等。近年来，TI公司又推出了具有更高性能的改进型C27x和C28x系列芯片，进一步增强了芯片的接口能力和嵌入功能，从而拓宽了数字信号处理器的应用领域。

TMS320C28x系列是TI公司最新推出的DSP芯片，是目前国际市场上最先进、功能最强大的32位定点DSP芯片。它既具有数字信号处理能力，又具有强大的事件管理能力和嵌入式控制功能，特别适用于有大批量数据处理的测控场合，如工业自动化控制、电力电子技术应用、智能化仪器仪表及电机、马达伺服控制系统等。本章将介绍TMS320C28x系列芯片的结构、性能及特点，并给出该系列芯片的引脚分布及引脚功能。

1.1 TMS320C28x系列芯片的结构及性能

C28x系列的主要片种为TMS320F2810和TMS320F2812。两种芯片的差别是：F2812内含128K×16位的片内Flash存储器，有外部存储器接口，而F2810仅有64K×16位的片内Flash存储器，且无外部存储器接口。其硬件特征如表1-1所示。

表1-1 硬件特征

特 征

指令周期（150MHz）

SRAM（16位/字）

3.3V片内Flash（16位/字）

片内Flash/SRAM的密钥

Boot ROM

掩膜ROM

外部存储器接口

事件管理器A和B（EVA和EVB）

*通用定时器

*比较寄存器/脉宽调制

*捕获/正交解码脉冲电路

看门狗定时器

12位的ADC

F2810

6.67ns

18K

64K

有

有

有

无

EVA、EVB

4

16

6/2

有

有

F2812

6.67ns

18K

128K

有

有

有

有

EVA、EVB

4

16

6/2

有

有

·2·

TMS320C28x系列DSP的CPU与外设（上）

*通道数

特 征

32位的CPU定时器

串行外围接口

串行通信接口（SCI）A和B

控制器局域网络

多通道缓冲串行接口

数字输入/输出引脚（共享）

外部中断源

供电电压

封装

温度选择‡ A：-40℃ ~ +85℃

S：-40℃ ~ +125℃

产品状况‡‡

产品预览（PP）

高级信息（AI）

产品数据（PD）

AI

（TMP）‡‡‡

AI

（TMP）‡‡‡

3

有

SCIA、SCIB

有

有

有

3

核心电压1.8V

I/O电压3.3V

128针PBK

PBK

仅适用于TMS

16

F2810

3

有

SCIA、SCIB

有

有

有

3

核心电压1.8V

I/O电压3.3V

179针GHH，176针PGF

PGF和GHH

仅适用于TMS

16

续表

F2812

注：‡ “S”是温度选择（-40℃ ~ +125℃）的特征化数据，仅对TMS是适用的。

‡‡ 产品预览（PP）：在开发阶段的形成和设计中与产品有关的信息，特征数据和其他规格是设计的目标。TI保留了正确的东西，更换或者终止了一些没有注意到的产品。

高级信息（AI）：在开发阶段的取样和试制中与新产品有关的信息，特征数据和其他规格用以改变那些没有注意到的东西。

产品数据（PD）：是当前公布的数据信息，产品遵守TI的每项标准保修规格，但产品加工不包括对所有参数的测试。

‡‡‡ TMP：最终的硅电路小片，它与器件的电气特性相一致，但是没有进行全部的品质和可靠性检测。

C28x系列芯片的主要性能如下。

1． 高性能静态CMOS（Static CMOS）技术



150MHz（时钟周期6.67ns）



低功耗（核心电压1.8V，I/O口电压3.3V）



Flash编程电压3.3V

2． JTAG边界扫描（Boundary Scan）支持

3． 高性能的32位中央处理器（TMS320C28x）



16位×16位和32位×32位乘且累加操作

16位的两个乘且累加



16位×

第1章 芯片结构及性能概述

·3·



哈佛总线结构（Harvard Bus Architecture）



强大的操作能力



迅速的中断响应和处理



统一的寄存器编程模式



可达4兆字的线性程序地址



可达4兆字的数据地址



代码高效（用C/C++或汇编语言）



与TMS320F24x/LF240x处理器的源代码兼容

4． 片内存储器

16位的Flash存储器



8K×16位的OTP型只读存储器



1K×16位的单口随机存储器（SARAM）



L0和L1：两块4K×16位的单口随机存储器



H0：一块8K×16位的单口随机存储器



M0和M1：两块1K×5． 根只读存储器（Boot ROM）4K×16位



带有软件的Boot模式



标准的数学表

6． 外部存储器接口（仅F2812有）



有多达1MB的存储器



可编程等待状态数



可编程读/写选通计数器（Strobe Timing）



三个独立的片选端

7． 时钟与系统控制



支持动态的改变锁相环的频率



片内振荡器



看门狗定时器模块

8． 三个外部中断

9． 外部中断扩展（PIE）模块



可支持96个外部中断，当前仅使用了45个外部中断

10．128位的密钥（Security Key/Lock）



保护Flash/OTP和L0/L1 SARAM



防止ROM中的程序被盗

11．3个32位的CPU定时器

12．马达控制外围设备

·4·

TMS320C28x系列DSP的CPU与外设（上）



两个事件管理器（EVA、EVB）



与C240兼容的器件

13．串口外围设备



串行外围接口（SPI）



两个串行通信接口（SCIs），标准的UART



改进的局域网络（eCAN）



多通道缓冲串行接口（McBSP）和串行外围接口模式

14．12位的ADC，16通道

8通道的输入多路选择器



2×

两个采样保持器



单个的转换时间：200ns



单路转换时间：60ns

15．最多有56个独立的可编程、多用途通用输入/输出（GPIO）引脚

16．高级的仿真特性



分析和设置断点的功能



实时的硬件调试

17．开发工具



ANSI C/C++编译器/汇编程序/连接器



支持TMS320C24x/240x的指令



代码编辑集成环境



DSP/BIOS



JTAG扫描控制器（TI或第三方的）



硬件评估板

18．低功耗模式和节能模式



支持空闲模式、等待模式、挂起模式



停止单个外围的时钟

19．封装方式



带外部存储器接口的179球形触点BGA封装



带外部存储器接口的176引脚低剖面四芯线扁平LQFP封装



没有外部存储器接口的128引脚贴片正方扁平PBK封装

20．温度选择



A：-40℃ ~ +85℃



S：-40℃

~ +125℃

C28x系列芯片的功能框图如图1-1所示。

第1章 芯片结构及性能概述

·5·

代码保护的模块

图1-1 C28x功能框图

注：+ 器件上提供96个中断，45个可用；+ XINTF在F2810上不可用。

·6·

TMS320C28x系列DSP的CPU与外设（上）

1.2

引脚分布及引脚功能

TMS320F2812芯片的封装方式为179引脚GHH球形网格阵列BGA（Ball Grid Array）封装和176引脚PGF低剖面四芯线扁平LQFP（Low-profile Quad）封装，其引脚分布分别如图1-2（BGA封装底视图）和图1-3（LQFP封装顶视图）所示。TMS320F2810芯片的封装方式为128引脚PBK LQFP封装，其引脚分布情况如图1-4（顶视图）所示。

表1-2详细描述了芯片F2810和F2812的引脚功能及信号情况。所有输入引脚的电平均与TTL兼容；所有引脚的输出均为3.3V CMOS电平；输入不能承受5V电压；上拉电

流/下拉电流均为100μA。所有引脚的输出缓冲器驱动能力（有输出功能的）典型值是4mA。

第1章 芯片结构及性能概述

·7·

图1-2 179引脚BGA封装底视图

·8·

TMS320C28x系列DSP的CPU与外设（上）

图1-3 176引脚LQFP封装顶视图

图1-4 128引脚PBK封装顶视图

第1章 芯片结构及性能概述

·9·

表1-2 引脚功能和信号情况‡

引脚号

名 字

179针GHH

封装

D7

B7

A8

B9

A10

E10

C11

A14

C12

D14

E12

F12

G14

H13

J12

M11

N10

M2

G5

A9

B11

J10

L14

N9

L9

M8

P7

L5

L3

J5

K3

J3

H5

H3

176针PGF

封装

158

156

152

148

144

141

138

132

130

125

125

121

111

108

103

85

80

43

18

147

139

97

96

74

73

68

65

54

39

36

33

30

27

24

128针PBK

封装

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

I/O/Z PU/PDS

说 明

XINTF信号（只限于F2812）

XA[18]

XA[17]

XA[16]

XA[15]

XA[14]

XA[13]

XA[12]

XA[11]

XA[10]

XA[9]

XA[8]

XA[7]

XA[6]

XA[5]

XA[4]

XA[3]

XA[2]

XA[1]

XA[0]

XD[15]

XD[14]

XD[13]

XD[12]

XD[11]

XD[10]

XD[9]

XD[8]

XD[7]

XD[6]

XD[5]

XD[4]

XD[3]

XD[2]

XD[1]

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

16位数据总线

19位地址总线

·10·

TMS320C28x系列DSP的CPU与外设（上）

XD[0]

名 字

G3 21

引脚号

179针176针PGF 128针封装

GHH PBK

封装 封装

I/O/Z

PU/PDS

说 明

— I/O/Z PU

续表

XINTF信号（仅F2812）

可选择微处理器/微计算机模式。可以在两者之间切换。为高电平时外部接口上的区域7有效，为低电平时区域7无效，可使XMP/MC

F1 17 — I PU

用片内的Boot ROM功能。复位时该信号被锁存在XINTCNF2寄存器中，通过软件可以修改这种模式的状态。此信号是异步输入，并与XTIMCLK同步

外部DMA保持请求信号。XHOLD为低电平时请求XINTF释放外部总线，并把所有的总线与选通端置为高阻态。当对总线的操作完成且没有即将对XINTF进行访问时，XINTF释放总线。此信号是异步输入并与XTIMCLK同步

外部DMA保持确认信号。当XINTF响应所XHOLD的请求时XHOLDA呈低电平，有的XINTF总线和选通端呈高阻态。XHOLD

E7 159 — I PU

XHOLDA

K10 82 — O/Z —

XHOLD和XHOLDA信号同时发出。当XHOLDA有效（低）时外部器件只能使用外部总线

XZCS0AND1

P1 44

88

133

—

—

—

O/Z

O/Z

O/Z

—

—

—

XINTF区域0和区域1的片选，当访问XINTF区域0或1时有效（低）

XINTF区域2的片选。当访问XINTF区域2时有效（低）

XINTF区域6和7的片选。当访问区域6或7时有效（低）

写有效。有效时为低电平。写选通信号是每个区域操作的基础，由XTIMINGx寄存器的前一周期、当前周期和后一周期的值确定

读有效。低电平读选通。读选通信号是每个区域操作的基础，由XTIMINGx寄存器的前一周期、当前周期和后一周期的值确定。注意：XRD和XWE是互斥信号

XZCS2

P13

B13

XZCS6AND7

XWE

N11 84 — O/Z —

XRD

M3 42 O/Z — —

第1章 芯片结构及性能概述

·11·

XR/W

N4 51 — O/Z —

通常为高电平，当为低电平时表示处于写周期，当为高电平时表示处于读周期

续表

引脚号

名 字

179针176针128针GHH PGF PBK

封装 封装 封装

数据准备输入，被置1表示外设已为访问做好准备。XREADY可被设置为同步或异步输入。在同步模式中，XINTF接口块在当前周期结束之前的一个XREADY B6 161 — I PU

XTIMCLK时钟周期内要求XREADY有效。在异步模式中，在当前的周期结束前XINTF接口块以XTIMCLK的周期作为周期对XREADY采样3次。以XTIMCLK频率对XREADY的采样与XCLKOUT的模式无关

JTAG和其他信号

振荡器输入/内部振荡器输入，该引脚也可以用来提供外部时钟。28x能够使用一个外部时钟源，条件X1/XCLKIN

是要在该引脚上提供适当的驱动电平，为了适应K9 77 58 I

1.8V内核数字电源（VDD），而不是3.3V的I/O电源（VDDIO）。可以使用一个嵌位二极管去嵌位时钟信号，以保证它的逻辑高电平不超过VDD（1.8V或1.9V）或者去使用一个1.8V的振荡器

X2 M9 76 57 I

振荡器输出

源于SYSCLKOUT的单个时钟输出，用来产生片内XCLKOUT F11 119 87 O —

和片外等待状态，作为通用时钟源。XCLKOUT与SYSCLKOUT的频率或者相等，或是它的1/2，或是1/4。复位时XCLKOUT = SYSCLKOUT/4

TESTSEL A13 134 97 I PD

测试引脚，为TI保留，必须接地

器件复位（输入）及看门狗复位（输出）。器件复位，XRS使器件终止运行，PC指向地址0x3F FFC0（注：0xXX XXXX中的0x指出后面的数是十六进制数。例如0x3F FFC0=3FFFC0h）当XRS为高电平时，程序从PC所指出的位置开始运行。当看门狗产生复位时，DSP将该引脚驱动为低电平，在看门狗复位期间，低电平将持续512个XCLKIN周期。该引脚的输出缓冲器是一个带有内部上拉（典型值100mA）的开漏缓冲器，推荐该引脚应该由一个开漏设备去驱动

TEST1 M7 67 51 I/O —

测试引脚，为TI保留，必须悬空

I/O/Z PU/PDS

说 明

XRS

D6 160 113 I/O PU

·12·

TMS320C28x系列DSP的CPU与外设（上）

TEST2 N7 66 50 I/O —

测试引脚，为TI保留，必须悬空

续表

引脚号

名 字

179针GHH

封装

176针PGF

封装

128针PBK

封装

I/O/Z PU/PDS

说 明

有内部上拉的JTAG测试复位。当它为高电平时扫描系统控制器件的操作。若信号悬空或为低电平，器件以功能模式操作，测试复位信号被忽略

注意：在TRST上不要用上拉电阻。它内部TRST

B12 135 98 I PD

有上拉部件。在强噪声的环境中需要使用附加上拉电阻，此电阻值根据调试器设计的驱动能力而定。一般取22kΩ即能提供足够的保护。因为有了这种应用特性，所以使得调试器和应用目标板都有合适且有效的操作

TCK

TMS

A12

D13

136

126

99

92

I

I

PU

PU

JTAG测试时钟，带有内部上拉功能

JTAG测试模式选择端，有内部上拉功能，在TCK的上升沿TAP控制器计数一系列的控制输入

带上拉功能的JTAG测试数据输入端。在TCK的上升沿，TDI被锁存到选择寄存器、指令寄存器或数据寄存器中

JTAG扫描输出，测试数据输出。在TCK的下降沿将选择寄存器的内容从TDO移出

带上拉功能的仿真器I/O口引脚0，当TDI C13 131 96 I PU

TDO D12 127 93 O/Z —

EMU0 D11 137 100 I/O/Z PU

TGST为高电平时，此引脚用作中断输入。该中断来自仿真系统，并通过JTAG扫描定义为输入/输出

仿真器引脚1，当TGST为高电平时，此引脚输出无效，用作中断输入。该中断来自仿真系统的输入，通过JTAG扫描定义为输入/输出

EMU1 C9 146 105 I/O/Z PU

ADC模拟输入信号

ADCINA7

ADCINA6

ADCINA5

ADCINA4

ADCINA3

ADCINA2

B5

D5

E5

A4

B4

C4

167

168

169

170

171

172

119

120

121

122

123

124

I

I

I

I

I

I

采样/保持A的8通道模拟输入。在器件未上电之前ADC引脚不会被驱动

第1章 芯片结构及性能概述

·13·

ADCINA1

ADCINA0

D4

A3

173

174

125

126

I

I

续表

引脚号

名 字

179针176针GHH

封装

F5

D1

D2

D3

C1

B1

C3

C2

E2

PGF

封装

9

8

7

6

5

4

3

2

11

128针PBK

封装

9

8

7

6

5

4

3

2

11

I/O/Z PU/PDS

说 明

ADCINB7

ADCINB6

ADCINB5

ADCINB4

ADCINB3

ADCINB2

ADCINB1

ADCINB0

ADCREFP

I

I

I

I

I

I

I

I

O

ADC参考电压输出（2V）。需要在该引脚

上接一个低ESR（50mΩ~1.5Ω）的10μF陶瓷旁路电容，另一端接至模拟地

ADC参考电压输出（1V）。需要在该引脚上接一个低ESR（50mΩ~1.5Ω）的10μF陶瓷旁路电容，另一端接至模拟地

ADC外部偏置电阻（24.9kΩ）

测试引脚，为TI保留，必须悬空

ADC模拟地

ADC模拟电源（3.3V）

普通低侧模拟输入

ADC模拟地

ADC模拟地

ADC模拟电源（3.3V）

ADC模拟电源（3.3V）

ADC数字地

ADC数字电源（1.8V）

I/O模拟电源（3.3V）

I/O模拟地

采样/保持B的8通道模拟输入。在器件未上电之前ADC引脚不会

ADCREFM

ADCRESE-XT

ADCBGREFN

AVSSREFBG

AVDDREFBG

ADCLO

VSSA1

VSSA2

VDDA1

VDDA2

VSS1

VDD1

VDDAIO

VSSAIO

VDD

VDD

VDD

VDD

VDD

VDD

VDD

VDD

E4

F2

E6

E3

E1

B3

F3

C5

F4

A5

C6

A6

B2

A2

H1

L1

P5

P9

P12

K12

G12

C14

10

16

164

12

13

175

15

165

14

166

163

162

1

176

23

37

56

75

—

100

112

112

10

16

116

12

13

127

15

117

14

118

115

114

1

128

20

29

42

56

63

74

82

82

O

O

I

I

I

I

I

I

I

I

I

I

电源信号

1.8V或1.9V核心数字电源

·14·

TMS320C28x系列DSP的CPU与外设（上）

VDD

VDD

B10

C8

143

154

引脚号

名 字

179针176针GHH

封装

G4

K1

L2

P4

K6

P8

M10

L11

K13

J14

G13

E14

B14

D10

C10

B8

B2

A2

J4

L7

L10

N14

G11

E9

N8

PGF

封装

19

32

38

52

58

70

78

86

99

105

113

120

129

142

—

153

1

176

31

64

81

—

114

145

69

128针PBK

封装

17

26

26

39

—

53

59

62

73

—

—

88

95

—

103

109

1

128

25

49

—

—

83

104

52

I/O/Z PU/PDS

说 明

102

110

续表

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VDDAIO

VSSAIO

VDDIO

VDDIO

VDDIO

VDDIO

VDDIO

VDDIO

VDD3VL

内核和数字I/O地

I/O模拟电源（3.3V）

I/O口模拟地

I/O数字电源（3.3V）

Flash核电源（3.3V），上电后所有时间内都应将该引脚接至3.3V

通用输入/输出（GPIO）或外围信号

GPIOA或EVA信号

GPIOA0

GPIOA1

GPIOA2

GPIOA3

GPIOA4

PWM1（O）

PWM2（O）

PWM3（O）

PWM4（O）

PWM5（O）

M12

M14

L12

L13

K11

92

93

94

95

98

68

69

70

71

72

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

PU

PU

PU

PU

PU

GPIO或PWM输出引脚＃1

GPIO或PWM输出引脚＃2

GPIO或PWM输出引脚＃3

GPIO或PWM输出引脚＃4

GPIO或PWM输出引脚＃5

第1章 芯片结构及性能概述

·15·

GPIOA5

GPIOA6

PWM6（O）

T1PWM-T1CMP

K14

J11

101

102

75

76

I/O/Z

I/O/Z

PU

PU

GPIO或PWM输出引脚＃6

GPIO或定时器1输出＃1

续表

引脚号

名 字

GPIOA7

GPIOA8

GPIOA9

179针GHH

封装

T2PWM_T2CMP

CAP1_QEP1（I）

CAP2_QEP2（I）

176针PGF封装

J13

H10

F11

F12

F14

F13

E13

E11

F10

N2

P2

N3

P3

L4

M4

K5

N5

M5

M6

P6

L8

K8

N6

L6

K7

128针PBK

I/O/Z

封装

104

106

107

109

116

117

122

123

124

45

46

47

48

49

50

53

55

57

59

60

71

72

61

62

63

77

78

79

80

85

86

89

90

91

33

34

35

36

37

38

40

41

43

44

45

54

55

46

47

48

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/OZ

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

PUI

PUI

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

GPIO或定时器2输出＃2

GPIO或捕获输入＃1

GPIO或捕获输入＃2

GPIO或捕获输入＃3

GPIO或计数器方向

GPIO 或计数器时钟输入

GPIO或比较器1输出

GPIO或比较器2输出

GPIO或比较器3输出

GPIO或PWM输出引脚＃7

GPIO或PWM输出引脚＃8

GPIO或PWM输出引脚＃9

GPIO或PWM输出引脚＃10

GPIO或PWM输出引脚＃11

GPIO或PWM输出引脚＃12

GPIO或定时器3输出

GPIO或定时器4输出

GPIO或捕获输入#4

GPIO或捕获输入#5

GPIO或捕获输入#6

GPIO或定时器方向

GPIO或定时器时钟输入

GPIO或比较器4输出

GPIO或比较器5输出

GPIO或比较器6输出

PU/PDS

说 明

GPIOA10

CAP3_QEPI1（I）

GPIOA11

TDIRA（I）

GPIOA12

TCKINA（1）

GPIOA13

C1TRIP（I）

GPIOA14

C2TRIP（I）

GPIOA15

C3TRIP（I）

GPIOB0

GPIOB1

GPIOB2

GPIOB3

GPIOB4

GPIOB5

GPIOB6

GPIOB7

GPIOB8

GPIOB9

PWM7（O）

PWM8（O）

PWM9（O）

PWM10（O）

PWM11（O）

PWM12（O）

T3PWM_T3CMP

T4PWM_T4CMP

CAP4_QEP3（I）

CAP5_QEP4（I）

GPIOB或EVB信号

GPIOB10

CAP6_QEPI2（I）

GPIOB11

TDIRB（I）

GPIOB12

TCLKINB（I）

GPIOB13

C4TRIP（I）

GPIOB14

C5TRIP（I）

GPIOB15

C6TRIP（I）

GPIOD或EVA信号

GPIOD0

GPIOD1

T1CTRIPPDPINTA（I）

H14

G10

110 81

115 84

I/O/Z

I/O/Z

PU

PU

定时器1比较输出

定时器2比较输出或EV-A开启外部AD转换输出

T2CTRIP/EVASOC（I）

GPIOD或EVB信号

GPIOD5

T3CTRIP_PDPINTB（I）

P10 79 60 I/O/Z PU

定时器3比较输出

·16·

TMS320C28x系列DSP的CPU与外设（上）

GPIOD6

T4CTRIP/EVBSOC（I）

P11 83 61 I/OZ PU

定时器4比较输出或EV-B开启外部AD转换输出

续表

引脚号

名 字

179针GHH

封装

176针PGF

封装

D9

E8

M1

N1

K2

K4

128针PBK

封装

149 106

151 108

150 107

40

41

34

35

31

32

27

28

I/O/Z PU/PDS

说 明

GPIOE或中断信号

GPIOE0

GPIOE1

GPIOE2

GPIOF0

GPIOF1

GPIOF2

GPIOF3

GPIOF4

GPIOF5

GPIOF6

GPIOF7

GPIOF8

GPIOF9

XINT_XBIO（I）

XNMI_XINT13（I）

SPISIMOA（O）

SPISOMIA（I）

SPICLKA（I/O）

SPISTEA（I/O）

SCITXDA（O）

SCIRXDA（I）

CANTXA（O）

CANRXA（I）

MCLKXA（I/O）

MCLKRA（I/O）

I/O/Z —

I/O/Z PU

通用I/O或XINT1或XBIO核心输入

GPIO或XINT2或开始AD转换 XINT2_ADCSOC（I）

D8

I/O/Z PU

GPIO或XNMI或XINT13

I/O/Z —

GPIO或SPI从动输入，主动输出

I/O/Z —

GPIO或SPI从动输出，主动输入

I/O/Z —

GPIO或SPI时钟

I/O/Z —

GPIO或SPI从动传送使能

GPIOF或串行外围接口（SPI）信号

GPIOF或串行通信接口A（SCI-A）信号

C7 155 111 I/O/Z PU

GPIO或SCI异步串行口发送数据

A7 157 112 I/O/Z PU

GPIO或SCI异步串行口接收数据

N12 87

N13 89

J1

H2

H4

J2

G1

G2

64

65

28

25

26

29

22

20

I/O/Z PU

GPIO或eCAN发送数据

I/O/Z PU

GPIO或eCAN接收数据

23

21

22

24

19

18

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

PU

GPIO或发送时钟

PU

GPIO或接收时钟

PU

GPIO或发送帧同步信号

PU

GPIO或接收帧同步信号

—

GPIO或发送串行数据

PU

GPIO或接收串行数据

此引脚有3个功能：

（1）XF—通用输出引脚

（2）XPLLDIS—复位期间此引GPIOF14

XF_XPLLDIS（O）

A11 140 101 I/O/Z PU

脚被采样以检查锁相环PLL是否不使能，若该引脚采样为低，PLL将不被使能。此时，不能使用HALT和STANDBY模式

（3）GPIO—通用输入/输出功能

GPIOG或串行通信接口B（SCI-B）信号

GPIOG4

SCITXDB（O）

P14 90 66 I/O/Z —

GPIO或SCI异步串行口发送数据端

GPIOF或多通道缓冲串行口（McBSP）信号

GPIOF10

MFSXA（I/O）

GPIOF11

MSXRA（I/O）

GPIOF12

MDXA（O）

GPIOF13

MDRA（1）

GPIOF或XF CPU输出信号

2024年2月9日发(作者：庚榆)

第1章 芯片结构及性能概述

TMS320C2000系列是美国TI公司推出的最佳测控应用的定点DSP芯片，其主流产品分为四个系列：C20x、C24x、C27x和C28x。C20x可用于通信设备、数字相机、嵌入式家电设备等；C24x主要用于数字马达控制、电机控制、工业自动化、电力转换系统等。近年来，TI公司又推出了具有更高性能的改进型C27x和C28x系列芯片，进一步增强了芯片的接口能力和嵌入功能，从而拓宽了数字信号处理器的应用领域。

TMS320C28x系列是TI公司最新推出的DSP芯片，是目前国际市场上最先进、功能最强大的32位定点DSP芯片。它既具有数字信号处理能力，又具有强大的事件管理能力和嵌入式控制功能，特别适用于有大批量数据处理的测控场合，如工业自动化控制、电力电子技术应用、智能化仪器仪表及电机、马达伺服控制系统等。本章将介绍TMS320C28x系列芯片的结构、性能及特点，并给出该系列芯片的引脚分布及引脚功能。

1.1 TMS320C28x系列芯片的结构及性能

C28x系列的主要片种为TMS320F2810和TMS320F2812。两种芯片的差别是：F2812内含128K×16位的片内Flash存储器，有外部存储器接口，而F2810仅有64K×16位的片内Flash存储器，且无外部存储器接口。其硬件特征如表1-1所示。

表1-1 硬件特征

特 征

指令周期（150MHz）

SRAM（16位/字）

3.3V片内Flash（16位/字）

片内Flash/SRAM的密钥

Boot ROM

掩膜ROM

外部存储器接口

事件管理器A和B（EVA和EVB）

*通用定时器

*比较寄存器/脉宽调制

*捕获/正交解码脉冲电路

看门狗定时器

12位的ADC

F2810

6.67ns

18K

64K

有

有

有

无

EVA、EVB

4

16

6/2

有

有

F2812

6.67ns

18K

128K

有

有

有

有

EVA、EVB

4

16

6/2

有

有

·2·

TMS320C28x系列DSP的CPU与外设（上）

*通道数

特 征

32位的CPU定时器

串行外围接口

串行通信接口（SCI）A和B

控制器局域网络

多通道缓冲串行接口

数字输入/输出引脚（共享）

外部中断源

供电电压

封装

温度选择‡ A：-40℃ ~ +85℃

S：-40℃ ~ +125℃

产品状况‡‡

产品预览（PP）

高级信息（AI）

产品数据（PD）

AI

（TMP）‡‡‡

AI

（TMP）‡‡‡

3

有

SCIA、SCIB

有

有

有

3

核心电压1.8V

I/O电压3.3V

128针PBK

PBK

仅适用于TMS

16

F2810

3

有

SCIA、SCIB

有

有

有

3

核心电压1.8V

I/O电压3.3V

179针GHH，176针PGF

PGF和GHH

仅适用于TMS

16

续表

F2812

注：‡ “S”是温度选择（-40℃ ~ +125℃）的特征化数据，仅对TMS是适用的。

‡‡ 产品预览（PP）：在开发阶段的形成和设计中与产品有关的信息，特征数据和其他规格是设计的目标。TI保留了正确的东西，更换或者终止了一些没有注意到的产品。

高级信息（AI）：在开发阶段的取样和试制中与新产品有关的信息，特征数据和其他规格用以改变那些没有注意到的东西。

产品数据（PD）：是当前公布的数据信息，产品遵守TI的每项标准保修规格，但产品加工不包括对所有参数的测试。

‡‡‡ TMP：最终的硅电路小片，它与器件的电气特性相一致，但是没有进行全部的品质和可靠性检测。

C28x系列芯片的主要性能如下。

1． 高性能静态CMOS（Static CMOS）技术



150MHz（时钟周期6.67ns）



低功耗（核心电压1.8V，I/O口电压3.3V）



Flash编程电压3.3V

2． JTAG边界扫描（Boundary Scan）支持

3． 高性能的32位中央处理器（TMS320C28x）



16位×16位和32位×32位乘且累加操作

16位的两个乘且累加



16位×

第1章 芯片结构及性能概述

·3·



哈佛总线结构（Harvard Bus Architecture）



强大的操作能力



迅速的中断响应和处理



统一的寄存器编程模式



可达4兆字的线性程序地址



可达4兆字的数据地址



代码高效（用C/C++或汇编语言）



与TMS320F24x/LF240x处理器的源代码兼容

4． 片内存储器

16位的Flash存储器



8K×16位的OTP型只读存储器



1K×16位的单口随机存储器（SARAM）



L0和L1：两块4K×16位的单口随机存储器



H0：一块8K×16位的单口随机存储器



M0和M1：两块1K×5． 根只读存储器（Boot ROM）4K×16位



带有软件的Boot模式



标准的数学表

6． 外部存储器接口（仅F2812有）



有多达1MB的存储器



可编程等待状态数



可编程读/写选通计数器（Strobe Timing）



三个独立的片选端

7． 时钟与系统控制



支持动态的改变锁相环的频率



片内振荡器



看门狗定时器模块

8． 三个外部中断

9． 外部中断扩展（PIE）模块



可支持96个外部中断，当前仅使用了45个外部中断

10．128位的密钥（Security Key/Lock）



保护Flash/OTP和L0/L1 SARAM



防止ROM中的程序被盗

11．3个32位的CPU定时器

12．马达控制外围设备

·4·

TMS320C28x系列DSP的CPU与外设（上）



两个事件管理器（EVA、EVB）



与C240兼容的器件

13．串口外围设备



串行外围接口（SPI）



两个串行通信接口（SCIs），标准的UART



改进的局域网络（eCAN）



多通道缓冲串行接口（McBSP）和串行外围接口模式

14．12位的ADC，16通道

8通道的输入多路选择器



2×

两个采样保持器



单个的转换时间：200ns



单路转换时间：60ns

15．最多有56个独立的可编程、多用途通用输入/输出（GPIO）引脚

16．高级的仿真特性



分析和设置断点的功能



实时的硬件调试

17．开发工具



ANSI C/C++编译器/汇编程序/连接器



支持TMS320C24x/240x的指令



代码编辑集成环境



DSP/BIOS



JTAG扫描控制器（TI或第三方的）



硬件评估板

18．低功耗模式和节能模式



支持空闲模式、等待模式、挂起模式



停止单个外围的时钟

19．封装方式



带外部存储器接口的179球形触点BGA封装



带外部存储器接口的176引脚低剖面四芯线扁平LQFP封装



没有外部存储器接口的128引脚贴片正方扁平PBK封装

20．温度选择



A：-40℃ ~ +85℃



S：-40℃

~ +125℃

C28x系列芯片的功能框图如图1-1所示。

第1章 芯片结构及性能概述

·5·

代码保护的模块

图1-1 C28x功能框图

注：+ 器件上提供96个中断，45个可用；+ XINTF在F2810上不可用。

·6·

TMS320C28x系列DSP的CPU与外设（上）

1.2

引脚分布及引脚功能

TMS320F2812芯片的封装方式为179引脚GHH球形网格阵列BGA（Ball Grid Array）封装和176引脚PGF低剖面四芯线扁平LQFP（Low-profile Quad）封装，其引脚分布分别如图1-2（BGA封装底视图）和图1-3（LQFP封装顶视图）所示。TMS320F2810芯片的封装方式为128引脚PBK LQFP封装，其引脚分布情况如图1-4（顶视图）所示。

表1-2详细描述了芯片F2810和F2812的引脚功能及信号情况。所有输入引脚的电平均与TTL兼容；所有引脚的输出均为3.3V CMOS电平；输入不能承受5V电压；上拉电

流/下拉电流均为100μA。所有引脚的输出缓冲器驱动能力（有输出功能的）典型值是4mA。

第1章 芯片结构及性能概述

·7·

图1-2 179引脚BGA封装底视图

·8·

TMS320C28x系列DSP的CPU与外设（上）

图1-3 176引脚LQFP封装顶视图

图1-4 128引脚PBK封装顶视图

第1章 芯片结构及性能概述

·9·

表1-2 引脚功能和信号情况‡

引脚号

名 字

179针GHH

封装

D7

B7

A8

B9

A10

E10

C11

A14

C12

D14

E12

F12

G14

H13

J12

M11

N10

M2

G5

A9

B11

J10

L14

N9

L9

M8

P7

L5

L3

J5

K3

J3

H5

H3

176针PGF

封装

158

156

152

148

144

141

138

132

130

125

125

121

111

108

103

85

80

43

18

147

139

97

96

74

73

68

65

54

39

36

33

30

27

24

128针PBK

封装

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

I/O/Z PU/PDS

说 明

XINTF信号（只限于F2812）

XA[18]

XA[17]

XA[16]

XA[15]

XA[14]

XA[13]

XA[12]

XA[11]

XA[10]

XA[9]

XA[8]

XA[7]

XA[6]

XA[5]

XA[4]

XA[3]

XA[2]

XA[1]

XA[0]

XD[15]

XD[14]

XD[13]

XD[12]

XD[11]

XD[10]

XD[9]

XD[8]

XD[7]

XD[6]

XD[5]

XD[4]

XD[3]

XD[2]

XD[1]

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

16位数据总线

19位地址总线

·10·

TMS320C28x系列DSP的CPU与外设（上）

XD[0]

名 字

G3 21

引脚号

179针176针PGF 128针封装

GHH PBK

封装 封装

I/O/Z

PU/PDS

说 明

— I/O/Z PU

续表

XINTF信号（仅F2812）

可选择微处理器/微计算机模式。可以在两者之间切换。为高电平时外部接口上的区域7有效，为低电平时区域7无效，可使XMP/MC

F1 17 — I PU

用片内的Boot ROM功能。复位时该信号被锁存在XINTCNF2寄存器中，通过软件可以修改这种模式的状态。此信号是异步输入，并与XTIMCLK同步

外部DMA保持请求信号。XHOLD为低电平时请求XINTF释放外部总线，并把所有的总线与选通端置为高阻态。当对总线的操作完成且没有即将对XINTF进行访问时，XINTF释放总线。此信号是异步输入并与XTIMCLK同步

外部DMA保持确认信号。当XINTF响应所XHOLD的请求时XHOLDA呈低电平，有的XINTF总线和选通端呈高阻态。XHOLD

E7 159 — I PU

XHOLDA

K10 82 — O/Z —

XHOLD和XHOLDA信号同时发出。当XHOLDA有效（低）时外部器件只能使用外部总线

XZCS0AND1

P1 44

88

133

—

—

—

O/Z

O/Z

O/Z

—

—

—

XINTF区域0和区域1的片选，当访问XINTF区域0或1时有效（低）

XINTF区域2的片选。当访问XINTF区域2时有效（低）

XINTF区域6和7的片选。当访问区域6或7时有效（低）

写有效。有效时为低电平。写选通信号是每个区域操作的基础，由XTIMINGx寄存器的前一周期、当前周期和后一周期的值确定

读有效。低电平读选通。读选通信号是每个区域操作的基础，由XTIMINGx寄存器的前一周期、当前周期和后一周期的值确定。注意：XRD和XWE是互斥信号

XZCS2

P13

B13

XZCS6AND7

XWE

N11 84 — O/Z —

XRD

M3 42 O/Z — —

第1章 芯片结构及性能概述

·11·

XR/W

N4 51 — O/Z —

通常为高电平，当为低电平时表示处于写周期，当为高电平时表示处于读周期

续表

引脚号

名 字

179针176针128针GHH PGF PBK

封装 封装 封装

数据准备输入，被置1表示外设已为访问做好准备。XREADY可被设置为同步或异步输入。在同步模式中，XINTF接口块在当前周期结束之前的一个XREADY B6 161 — I PU

XTIMCLK时钟周期内要求XREADY有效。在异步模式中，在当前的周期结束前XINTF接口块以XTIMCLK的周期作为周期对XREADY采样3次。以XTIMCLK频率对XREADY的采样与XCLKOUT的模式无关

JTAG和其他信号

振荡器输入/内部振荡器输入，该引脚也可以用来提供外部时钟。28x能够使用一个外部时钟源，条件X1/XCLKIN

是要在该引脚上提供适当的驱动电平，为了适应K9 77 58 I

1.8V内核数字电源（VDD），而不是3.3V的I/O电源（VDDIO）。可以使用一个嵌位二极管去嵌位时钟信号，以保证它的逻辑高电平不超过VDD（1.8V或1.9V）或者去使用一个1.8V的振荡器

X2 M9 76 57 I

振荡器输出

源于SYSCLKOUT的单个时钟输出，用来产生片内XCLKOUT F11 119 87 O —

和片外等待状态，作为通用时钟源。XCLKOUT与SYSCLKOUT的频率或者相等，或是它的1/2，或是1/4。复位时XCLKOUT = SYSCLKOUT/4

TESTSEL A13 134 97 I PD

测试引脚，为TI保留，必须接地

器件复位（输入）及看门狗复位（输出）。器件复位，XRS使器件终止运行，PC指向地址0x3F FFC0（注：0xXX XXXX中的0x指出后面的数是十六进制数。例如0x3F FFC0=3FFFC0h）当XRS为高电平时，程序从PC所指出的位置开始运行。当看门狗产生复位时，DSP将该引脚驱动为低电平，在看门狗复位期间，低电平将持续512个XCLKIN周期。该引脚的输出缓冲器是一个带有内部上拉（典型值100mA）的开漏缓冲器，推荐该引脚应该由一个开漏设备去驱动

TEST1 M7 67 51 I/O —

测试引脚，为TI保留，必须悬空

I/O/Z PU/PDS

说 明

XRS

D6 160 113 I/O PU

·12·

TMS320C28x系列DSP的CPU与外设（上）

TEST2 N7 66 50 I/O —

测试引脚，为TI保留，必须悬空

续表

引脚号

名 字

179针GHH

封装

176针PGF

封装

128针PBK

封装

I/O/Z PU/PDS

说 明

有内部上拉的JTAG测试复位。当它为高电平时扫描系统控制器件的操作。若信号悬空或为低电平，器件以功能模式操作，测试复位信号被忽略

注意：在TRST上不要用上拉电阻。它内部TRST

B12 135 98 I PD

有上拉部件。在强噪声的环境中需要使用附加上拉电阻，此电阻值根据调试器设计的驱动能力而定。一般取22kΩ即能提供足够的保护。因为有了这种应用特性，所以使得调试器和应用目标板都有合适且有效的操作

TCK

TMS

A12

D13

136

126

99

92

I

I

PU

PU

JTAG测试时钟，带有内部上拉功能

JTAG测试模式选择端，有内部上拉功能，在TCK的上升沿TAP控制器计数一系列的控制输入

带上拉功能的JTAG测试数据输入端。在TCK的上升沿，TDI被锁存到选择寄存器、指令寄存器或数据寄存器中

JTAG扫描输出，测试数据输出。在TCK的下降沿将选择寄存器的内容从TDO移出

带上拉功能的仿真器I/O口引脚0，当TDI C13 131 96 I PU

TDO D12 127 93 O/Z —

EMU0 D11 137 100 I/O/Z PU

TGST为高电平时，此引脚用作中断输入。该中断来自仿真系统，并通过JTAG扫描定义为输入/输出

仿真器引脚1，当TGST为高电平时，此引脚输出无效，用作中断输入。该中断来自仿真系统的输入，通过JTAG扫描定义为输入/输出

EMU1 C9 146 105 I/O/Z PU

ADC模拟输入信号

ADCINA7

ADCINA6

ADCINA5

ADCINA4

ADCINA3

ADCINA2

B5

D5

E5

A4

B4

C4

167

168

169

170

171

172

119

120

121

122

123

124

I

I

I

I

I

I

采样/保持A的8通道模拟输入。在器件未上电之前ADC引脚不会被驱动

第1章 芯片结构及性能概述

·13·

ADCINA1

ADCINA0

D4

A3

173

174

125

126

I

I

续表

引脚号

名 字

179针176针GHH

封装

F5

D1

D2

D3

C1

B1

C3

C2

E2

PGF

封装

9

8

7

6

5

4

3

2

11

128针PBK

封装

9

8

7

6

5

4

3

2

11

I/O/Z PU/PDS

说 明

ADCINB7

ADCINB6

ADCINB5

ADCINB4

ADCINB3

ADCINB2

ADCINB1

ADCINB0

ADCREFP

I

I

I

I

I

I

I

I

O

ADC参考电压输出（2V）。需要在该引脚

上接一个低ESR（50mΩ~1.5Ω）的10μF陶瓷旁路电容，另一端接至模拟地

ADC参考电压输出（1V）。需要在该引脚上接一个低ESR（50mΩ~1.5Ω）的10μF陶瓷旁路电容，另一端接至模拟地

ADC外部偏置电阻（24.9kΩ）

测试引脚，为TI保留，必须悬空

ADC模拟地

ADC模拟电源（3.3V）

普通低侧模拟输入

ADC模拟地

ADC模拟地

ADC模拟电源（3.3V）

ADC模拟电源（3.3V）

ADC数字地

ADC数字电源（1.8V）

I/O模拟电源（3.3V）

I/O模拟地

采样/保持B的8通道模拟输入。在器件未上电之前ADC引脚不会

ADCREFM

ADCRESE-XT

ADCBGREFN

AVSSREFBG

AVDDREFBG

ADCLO

VSSA1

VSSA2

VDDA1

VDDA2

VSS1

VDD1

VDDAIO

VSSAIO

VDD

VDD

VDD

VDD

VDD

VDD

VDD

VDD

E4

F2

E6

E3

E1

B3

F3

C5

F4

A5

C6

A6

B2

A2

H1

L1

P5

P9

P12

K12

G12

C14

10

16

164

12

13

175

15

165

14

166

163

162

1

176

23

37

56

75

—

100

112

112

10

16

116

12

13

127

15

117

14

118

115

114

1

128

20

29

42

56

63

74

82

82

O

O

I

I

I

I

I

I

I

I

I

I

电源信号

1.8V或1.9V核心数字电源

·14·

TMS320C28x系列DSP的CPU与外设（上）

VDD

VDD

B10

C8

143

154

引脚号

名 字

179针176针GHH

封装

G4

K1

L2

P4

K6

P8

M10

L11

K13

J14

G13

E14

B14

D10

C10

B8

B2

A2

J4

L7

L10

N14

G11

E9

N8

PGF

封装

19

32

38

52

58

70

78

86

99

105

113

120

129

142

—

153

1

176

31

64

81

—

114

145

69

128针PBK

封装

17

26

26

39

—

53

59

62

73

—

—

88

95

—

103

109

1

128

25

49

—

—

83

104

52

I/O/Z PU/PDS

说 明

102

110

续表

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VDDAIO

VSSAIO

VDDIO

VDDIO

VDDIO

VDDIO

VDDIO

VDDIO

VDD3VL

内核和数字I/O地

I/O模拟电源（3.3V）

I/O口模拟地

I/O数字电源（3.3V）

Flash核电源（3.3V），上电后所有时间内都应将该引脚接至3.3V

通用输入/输出（GPIO）或外围信号

GPIOA或EVA信号

GPIOA0

GPIOA1

GPIOA2

GPIOA3

GPIOA4

PWM1（O）

PWM2（O）

PWM3（O）

PWM4（O）

PWM5（O）

M12

M14

L12

L13

K11

92

93

94

95

98

68

69

70

71

72

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

PU

PU

PU

PU

PU

GPIO或PWM输出引脚＃1

GPIO或PWM输出引脚＃2

GPIO或PWM输出引脚＃3

GPIO或PWM输出引脚＃4

GPIO或PWM输出引脚＃5

第1章 芯片结构及性能概述

·15·

GPIOA5

GPIOA6

PWM6（O）

T1PWM-T1CMP

K14

J11

101

102

75

76

I/O/Z

I/O/Z

PU

PU

GPIO或PWM输出引脚＃6

GPIO或定时器1输出＃1

续表

引脚号

名 字

GPIOA7

GPIOA8

GPIOA9

179针GHH

封装

T2PWM_T2CMP

CAP1_QEP1（I）

CAP2_QEP2（I）

176针PGF封装

J13

H10

F11

F12

F14

F13

E13

E11

F10

N2

P2

N3

P3

L4

M4

K5

N5

M5

M6

P6

L8

K8

N6

L6

K7

128针PBK

I/O/Z

封装

104

106

107

109

116

117

122

123

124

45

46

47

48

49

50

53

55

57

59

60

71

72

61

62

63

77

78

79

80

85

86

89

90

91

33

34

35

36

37

38

40

41

43

44

45

54

55

46

47

48

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/OZ

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

PUI

PUI

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

PU

GPIO或定时器2输出＃2

GPIO或捕获输入＃1

GPIO或捕获输入＃2

GPIO或捕获输入＃3

GPIO或计数器方向

GPIO 或计数器时钟输入

GPIO或比较器1输出

GPIO或比较器2输出

GPIO或比较器3输出

GPIO或PWM输出引脚＃7

GPIO或PWM输出引脚＃8

GPIO或PWM输出引脚＃9

GPIO或PWM输出引脚＃10

GPIO或PWM输出引脚＃11

GPIO或PWM输出引脚＃12

GPIO或定时器3输出

GPIO或定时器4输出

GPIO或捕获输入#4

GPIO或捕获输入#5

GPIO或捕获输入#6

GPIO或定时器方向

GPIO或定时器时钟输入

GPIO或比较器4输出

GPIO或比较器5输出

GPIO或比较器6输出

PU/PDS

说 明

GPIOA10

CAP3_QEPI1（I）

GPIOA11

TDIRA（I）

GPIOA12

TCKINA（1）

GPIOA13

C1TRIP（I）

GPIOA14

C2TRIP（I）

GPIOA15

C3TRIP（I）

GPIOB0

GPIOB1

GPIOB2

GPIOB3

GPIOB4

GPIOB5

GPIOB6

GPIOB7

GPIOB8

GPIOB9

PWM7（O）

PWM8（O）

PWM9（O）

PWM10（O）

PWM11（O）

PWM12（O）

T3PWM_T3CMP

T4PWM_T4CMP

CAP4_QEP3（I）

CAP5_QEP4（I）

GPIOB或EVB信号

GPIOB10

CAP6_QEPI2（I）

GPIOB11

TDIRB（I）

GPIOB12

TCLKINB（I）

GPIOB13

C4TRIP（I）

GPIOB14

C5TRIP（I）

GPIOB15

C6TRIP（I）

GPIOD或EVA信号

GPIOD0

GPIOD1

T1CTRIPPDPINTA（I）

H14

G10

110 81

115 84

I/O/Z

I/O/Z

PU

PU

定时器1比较输出

定时器2比较输出或EV-A开启外部AD转换输出

T2CTRIP/EVASOC（I）

GPIOD或EVB信号

GPIOD5

T3CTRIP_PDPINTB（I）

P10 79 60 I/O/Z PU

定时器3比较输出

·16·

TMS320C28x系列DSP的CPU与外设（上）

GPIOD6

T4CTRIP/EVBSOC（I）

P11 83 61 I/OZ PU

定时器4比较输出或EV-B开启外部AD转换输出

续表

引脚号

名 字

179针GHH

封装

176针PGF

封装

D9

E8

M1

N1

K2

K4

128针PBK

封装

149 106

151 108

150 107

40

41

34

35

31

32

27

28

I/O/Z PU/PDS

说 明

GPIOE或中断信号

GPIOE0

GPIOE1

GPIOE2

GPIOF0

GPIOF1

GPIOF2

GPIOF3

GPIOF4

GPIOF5

GPIOF6

GPIOF7

GPIOF8

GPIOF9

XINT_XBIO（I）

XNMI_XINT13（I）

SPISIMOA（O）

SPISOMIA（I）

SPICLKA（I/O）

SPISTEA（I/O）

SCITXDA（O）

SCIRXDA（I）

CANTXA（O）

CANRXA（I）

MCLKXA（I/O）

MCLKRA（I/O）

I/O/Z —

I/O/Z PU

通用I/O或XINT1或XBIO核心输入

GPIO或XINT2或开始AD转换 XINT2_ADCSOC（I）

D8

I/O/Z PU

GPIO或XNMI或XINT13

I/O/Z —

GPIO或SPI从动输入，主动输出

I/O/Z —

GPIO或SPI从动输出，主动输入

I/O/Z —

GPIO或SPI时钟

I/O/Z —

GPIO或SPI从动传送使能

GPIOF或串行外围接口（SPI）信号

GPIOF或串行通信接口A（SCI-A）信号

C7 155 111 I/O/Z PU

GPIO或SCI异步串行口发送数据

A7 157 112 I/O/Z PU

GPIO或SCI异步串行口接收数据

N12 87

N13 89

J1

H2

H4

J2

G1

G2

64

65

28

25

26

29

22

20

I/O/Z PU

GPIO或eCAN发送数据

I/O/Z PU

GPIO或eCAN接收数据

23

21

22

24

19

18

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

I/O/Z

PU

GPIO或发送时钟

PU

GPIO或接收时钟

PU

GPIO或发送帧同步信号

PU

GPIO或接收帧同步信号

—

GPIO或发送串行数据

PU

GPIO或接收串行数据

此引脚有3个功能：

（1）XF—通用输出引脚

（2）XPLLDIS—复位期间此引GPIOF14

XF_XPLLDIS（O）

A11 140 101 I/O/Z PU

脚被采样以检查锁相环PLL是否不使能，若该引脚采样为低，PLL将不被使能。此时，不能使用HALT和STANDBY模式

（3）GPIO—通用输入/输出功能

GPIOG或串行通信接口B（SCI-B）信号

GPIOG4

SCITXDB（O）

P14 90 66 I/O/Z —

GPIO或SCI异步串行口发送数据端

GPIOF或多通道缓冲串行口（McBSP）信号

GPIOF10

MFSXA（I/O）

GPIOF11

MSXRA（I/O）

GPIOF12

MDXA（O）

GPIOF13

MDRA（1）

GPIOF或XF CPU输出信号