2024年3月29日发(作者：妫雅琴)

数字电路与逻辑设计(1)

班级 学号 姓名 成绩

一．单项选择题（每题1分，共10分）

1．表示任意两位无符号十进制数需要（ ）二进制数。

A．6 B．7 C．8 D．9

2．余3码10001000对应的2421码为（ ）。

A．01010101 B.10000101 C.10111011 D.11101011

3．补码1．1000的真值是（ ）。

A． +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000

4．标准或-与式是由（ ）构成的逻辑表达式。

A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与

5.根据反演规则，

F



AC







CDE



E

的反函数为（ ）。

A.

F[ACC(DE)]E

B.

FACC(DE)E

C.

F(ACCDE)E

D.

FACC(DE)E

6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。

A. 与门 B. 或门

C. 非门 D. 与非门

7． 将D触发器改造成T触发器，图1所示电路中的虚线框内应是（ ）。

图1

A. 或非门 B. 与非门 C. 异或门 D. 同或门

8．实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。

A． 8 B. 9 C. 10 D. 11

9．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（ ）。

A．JK=00 B. JK=01 C. JK=10 D. JK=11

10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ ）

个异或门。

A．2 B. 3 C. 4 D. 5

二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,

并在划线处改正。每题2分，共10分）

1．原码和补码均可实现将减法运算转化为加法运算。 （ ）

7),

则

F(A,B,C)m(0,2,5)

。 （ ） 2．逻辑函数

F(A,B,C)M(1,3,4,6,

3．化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。（ ）

4．并行加法器采用先行进位（并行进位）的目的是简化电路结构。 （ ）

5. 图2所示是一个具有两条反馈回路的电平异步时序逻辑电路。 ( )

图2

三．多项选择题(从各题的四个备选答案中选出两个或两个以上正确答案，并将

其代号填写在题后的括号内，每题2分，共10分)

1．小数“0”的反码形式有（ ）。

A．0．0……0 ； B．1．0……0 ；

C．0．1……1 ； D．1．1……1

2．逻辑函数F=A⊕B和G=A⊙B满足关系（ ）。

A.

FG

B.

F



G

C.

F



G

D.

FG1

,G(A,B,C)



m(0,2,3,4,5,7),

则F和G相“与”的结果3． 若逻辑函数

F(A,B,C)



m(1,2,3,6)

是（ ）。

A．

m

2

m

3

B． 1 C．

AB

D．

AB

4．设两输入或非门的输入为x和y，输出为z ，当z为低电平时，有（ ）。

A．x和y同为高电平 ； B． x为高电平，y为低电平 ；

C．x为低电平，y为高电平 ； D． x和y同为低电平.

5．组合逻辑电路的输出与输入的关系可用（ ）描述。

A．真值表 B. 流程表

C．逻辑表达式 D. 状态图

四． 函数化简题（10分）

1．用代数法求函数

F(A,B,C)ABACBCAB

的最简“与-或”表达式。（4

分）

2．用卡诺图化简逻辑函数

F(A，B，C，D)＝∑m(2，3，9，11，12)+∑d(5，6，7，8， 10，13)

求出最简“与-或”表达式和最简“或-与”表达式。（6分）

五．设计一个将一位十进制数的余3码转换成二进制数的组合电路，电路框图如

图3所示。（15分）

图3

要求：

1．填写表1所示真值表；

表1

ABCD WXYZ ABCD WXYZ

0000 1000

0001 1001

0010 1010

0011 1011

0100 1100

0101 1101

0110 1110

0111 1111

2．利用图4所示卡诺图，求出输出函数最简与-或表达式；

图4

3．画出用PLA实现给定功能的阵列逻辑图。

4．若采用PROM实现给定功能,要求PROM的容量为多大？

六、分析与设计（15分）

某同步时序逻辑电路如图5所示。

图5

(1) 写出该电路激励函数和输出函数；

(2) 填写表2所示次态真值表；

表2

输

输入 现态 激励函数 次态

出

X Q

2

Q

1

J

2

K

2

J

1

K

1

Q

2

(n+1)

Q

1

(n+1)

Z

(3) 填写表3所示电路状态表；

表3

现态

Q

2

Q

1

00

01

10

11

次态 Q

2

(n+1)

Q

1

(n+1)

X=0

输出

Z

X=1

（4）设各触发器的初态均为0，试画出图6中Q

1

、Q

2

和Z的输出波形。

图6

（5）改用T触发器作为存储元件，填写图7中激励函数T

2

、T

1

卡诺图，求出最

简表达式。

图7

七．分析与设计（15分）

某电平异步时序逻辑电路的结构框图

如图8所示。图中：

Y

2

x

1

y

2

x

2

y

2

x

2

x

1

y

1

Y

1

x

1

y

2

y

1

x

2

x

1

x

2

x

1

y

2

Zx

2

x

1

y

2

图8

要求：

1．根据给出的激励函数和输出函数表达式，填写表 4所示流程表；

表4

二次状态

y

2

y

1

激励状态Y

2

Y

1

/输出Z

0 0

0 1

1 1

1 0

x

2

x

1

=00

x

2

x

1

=01

x

2

x

1

=11 x

2

x

1

=10

2. 判断以下结论是否正确，并说明理由。

① 该电路中存在非临界竞争；

② 该电路中存在临界竞争；

3．将所得流程表4中的00和01互换，填写出新的流程表5，试问新流程

表对应的电路是否存在非临界竞争或临界竞争？

表5

激励状态Y

2

Y

1

/输出Z

二次状态

y

2

y

1

x

2

x

1

=00 x

2

x

1

=01 x

2

x

1

=11 x

2

x

1

=10

0 0

0 1

1 1

1 0

八．分析与设计（15分）

某组合逻辑电路的芯片引脚图如图9 所示。

图9

1．分析图9 所示电路，写出输出函数F

1

、F

2

的逻辑表达式，并说明该电路

功能。

2．假定用四路数据选择器实现图9 所示电路的逻辑功能，请确定图10所

示逻辑电路中各数据输入端的值，完善逻辑电路。

图10

3．假定用EPROM实现图9 所示电路的逻辑功能，请画出阵列逻辑图。

《数字电路与逻辑设计》试卷A参考答案

一．单项选择题（每题1分，共10分）

1．B ； 2．C ； 3．D ； 4．B ； 5. A ；

6．D ； 7．D ； 8．A ； 9．D ； 10．B 。

二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。

每题2分，共10分）

1．反码和补码均可实现将减法运算转化为加法运算。 （×）

7),

则

F(A,B,C)m(1,3,4,6,7)

。 （×） 2．逻辑函数

F(A,B,C)M(1,3,4,6,

3．化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。（∨）

4．并行加法器采用先行进位（并行进位）的目的是提高运算速度。（×）

5. 图2所示是一个具有一条反馈回路的电平异步时序逻辑电路。 (×)

三．多项选择题(从各题的四个备选答案中选出两个或两个以上正确答案，并将其代号填写

在题后的括号内，每题2分，共10分)

1．AD； 2．ABD； 3．AC； 4．ABC； 5．AC 。

四． 函数化简题（10分）

1．代数化简（4分）

F(A,B,C)ABACBCAB

ABACB(CA)

ABACBAC

ABACB

AACB

AB

2．卡诺图化简（共6分）

最简“与-或”表达式为：

FACBC

（3分）

最简“或-与”表达式为：

F(AC)(BC)

（3分）

五．设计（共15分）

1．填写表1所示真值表；（4分）

表1 真值表

ABCD WXYZ ABCD WXYZ

2024年3月29日发(作者：妫雅琴)

数字电路与逻辑设计(1)

班级 学号 姓名 成绩

一．单项选择题（每题1分，共10分）

1．表示任意两位无符号十进制数需要（ ）二进制数。

A．6 B．7 C．8 D．9

2．余3码10001000对应的2421码为（ ）。

A．01010101 B.10000101 C.10111011 D.11101011

3．补码1．1000的真值是（ ）。

A． +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000

4．标准或-与式是由（ ）构成的逻辑表达式。

A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与

5.根据反演规则，

F



AC







CDE



E

的反函数为（ ）。

A.

F[ACC(DE)]E

B.

FACC(DE)E

C.

F(ACCDE)E

D.

FACC(DE)E

6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。

A. 与门 B. 或门

C. 非门 D. 与非门

7． 将D触发器改造成T触发器，图1所示电路中的虚线框内应是（ ）。

图1

A. 或非门 B. 与非门 C. 异或门 D. 同或门

8．实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。

A． 8 B. 9 C. 10 D. 11

9．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（ ）。

A．JK=00 B. JK=01 C. JK=10 D. JK=11

10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ ）

个异或门。

A．2 B. 3 C. 4 D. 5

二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,

并在划线处改正。每题2分，共10分）

1．原码和补码均可实现将减法运算转化为加法运算。 （ ）

7),

则

F(A,B,C)m(0,2,5)

。 （ ） 2．逻辑函数

F(A,B,C)M(1,3,4,6,

3．化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。（ ）

4．并行加法器采用先行进位（并行进位）的目的是简化电路结构。 （ ）

5. 图2所示是一个具有两条反馈回路的电平异步时序逻辑电路。 ( )

图2

三．多项选择题(从各题的四个备选答案中选出两个或两个以上正确答案，并将

其代号填写在题后的括号内，每题2分，共10分)

1．小数“0”的反码形式有（ ）。

A．0．0……0 ； B．1．0……0 ；

C．0．1……1 ； D．1．1……1

2．逻辑函数F=A⊕B和G=A⊙B满足关系（ ）。

A.

FG

B.

F



G

C.

F



G

D.

FG1

,G(A,B,C)



m(0,2,3,4,5,7),

则F和G相“与”的结果3． 若逻辑函数

F(A,B,C)



m(1,2,3,6)

是（ ）。

A．

m

2

m

3

B． 1 C．

AB

D．

AB

4．设两输入或非门的输入为x和y，输出为z ，当z为低电平时，有（ ）。

A．x和y同为高电平 ； B． x为高电平，y为低电平 ；

C．x为低电平，y为高电平 ； D． x和y同为低电平.

5．组合逻辑电路的输出与输入的关系可用（ ）描述。

A．真值表 B. 流程表

C．逻辑表达式 D. 状态图

四． 函数化简题（10分）

1．用代数法求函数

F(A,B,C)ABACBCAB

的最简“与-或”表达式。（4

分）

2．用卡诺图化简逻辑函数

F(A，B，C，D)＝∑m(2，3，9，11，12)+∑d(5，6，7，8， 10，13)

求出最简“与-或”表达式和最简“或-与”表达式。（6分）

五．设计一个将一位十进制数的余3码转换成二进制数的组合电路，电路框图如

图3所示。（15分）

图3

要求：

1．填写表1所示真值表；

表1

ABCD WXYZ ABCD WXYZ

0000 1000

0001 1001

0010 1010

0011 1011

0100 1100

0101 1101

0110 1110

0111 1111

2．利用图4所示卡诺图，求出输出函数最简与-或表达式；

图4

3．画出用PLA实现给定功能的阵列逻辑图。

4．若采用PROM实现给定功能,要求PROM的容量为多大？

六、分析与设计（15分）

某同步时序逻辑电路如图5所示。

图5

(1) 写出该电路激励函数和输出函数；

(2) 填写表2所示次态真值表；

表2

输

输入 现态 激励函数 次态

出

X Q

2

Q

1

J

2

K

2

J

1

K

1

Q

2

(n+1)

Q

1

(n+1)

Z

(3) 填写表3所示电路状态表；

表3

现态

Q

2

Q

1

00

01

10

11

次态 Q

2

(n+1)

Q

1

(n+1)

X=0

输出

Z

X=1

（4）设各触发器的初态均为0，试画出图6中Q

1

、Q

2

和Z的输出波形。

图6

（5）改用T触发器作为存储元件，填写图7中激励函数T

2

、T

1

卡诺图，求出最

简表达式。

图7

七．分析与设计（15分）

某电平异步时序逻辑电路的结构框图

如图8所示。图中：

Y

2

x

1

y

2

x

2

y

2

x

2

x

1

y

1

Y

1

x

1

y

2

y

1

x

2

x

1

x

2

x

1

y

2

Zx

2

x

1

y

2

图8

要求：

1．根据给出的激励函数和输出函数表达式，填写表 4所示流程表；

表4

二次状态

y

2

y

1

激励状态Y

2

Y

1

/输出Z

0 0

0 1

1 1

1 0

x

2

x

1

=00

x

2

x

1

=01

x

2

x

1

=11 x

2

x

1

=10

2. 判断以下结论是否正确，并说明理由。

① 该电路中存在非临界竞争；

② 该电路中存在临界竞争；

3．将所得流程表4中的00和01互换，填写出新的流程表5，试问新流程

表对应的电路是否存在非临界竞争或临界竞争？

表5

激励状态Y

2

Y

1

/输出Z

二次状态

y

2

y

1

x

2

x

1

=00 x

2

x

1

=01 x

2

x

1

=11 x

2

x

1

=10

0 0

0 1

1 1

1 0

八．分析与设计（15分）

某组合逻辑电路的芯片引脚图如图9 所示。

图9

1．分析图9 所示电路，写出输出函数F

1

、F

2

的逻辑表达式，并说明该电路

功能。

2．假定用四路数据选择器实现图9 所示电路的逻辑功能，请确定图10所

示逻辑电路中各数据输入端的值，完善逻辑电路。

图10

3．假定用EPROM实现图9 所示电路的逻辑功能，请画出阵列逻辑图。

《数字电路与逻辑设计》试卷A参考答案

一．单项选择题（每题1分，共10分）

1．B ； 2．C ； 3．D ； 4．B ； 5. A ；

6．D ； 7．D ； 8．A ； 9．D ； 10．B 。

二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。

每题2分，共10分）

1．反码和补码均可实现将减法运算转化为加法运算。 （×）

7),

则

F(A,B,C)m(1,3,4,6,7)

。 （×） 2．逻辑函数

F(A,B,C)M(1,3,4,6,

3．化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。（∨）

4．并行加法器采用先行进位（并行进位）的目的是提高运算速度。（×）

5. 图2所示是一个具有一条反馈回路的电平异步时序逻辑电路。 (×)

三．多项选择题(从各题的四个备选答案中选出两个或两个以上正确答案，并将其代号填写

在题后的括号内，每题2分，共10分)

1．AD； 2．ABD； 3．AC； 4．ABC； 5．AC 。

四． 函数化简题（10分）

1．代数化简（4分）

F(A,B,C)ABACBCAB

ABACB(CA)

ABACBAC

ABACB

AACB

AB

2．卡诺图化简（共6分）

最简“与-或”表达式为：

FACBC

（3分）

最简“或-与”表达式为：

F(AC)(BC)

（3分）

五．设计（共15分）

1．填写表1所示真值表；（4分）

表1 真值表

ABCD WXYZ ABCD WXYZ