2024年4月20日发(作者：乐子琳)
2021
年
2
月
第
44
卷第
1
期
舰船电子对抗
SHIPBOARDELECTRONICCOUNTERMEASUREVol.44No.1
Feb.2021
基于
AD9208
的高速采集电路设计
王德恒
,
刘文政
()
中国船舶重工集团公司第七二三研究所
,
江苏
扬州
225101
摘要
:
针对大带宽采样需求
,
设计了基于
A
通过分析时钟抖动
,
噪声等因素对采集电路的影
D9208
的高速采集电路
,
响
,
设计了相关电路
,
包括低抖动时钟电路
、
模拟信号输入电路
、
电源电路
,
并测试了在不同输入频率下
,
AD9208
的
无杂散动态范围
。
()
中图分类号
:
TN792
文献标识码
:
B
文章编号
:
CN32-1413202101-0108-04
:/
DOI
.2021.01.022
jj
关键词
:
高速采集
;
信噪比
;
AD9208
DesinofHih-seedAcuisitionCircuitBasedonAD9208
ggpq
:,
Abstract
Inresonsetothedemandforlare-bandwidthsamlinthis
p
aerdesinsahih-seed
pgpgpggp
,,
acisitioncircuitbasedonAD9208
,
am-
qy
a
yg
()
The723InstituteofCSIC
,
Yanzhou225101
,
China
g
,
WANGDe-henLIUWen-zhen
gg
entfreuencies.
q
:;;
Keords
hih-seedacuisitionsin-noiseratioAD9208
gpqg
y
w
,,,
linircuitdesinsrelatedcircuitsincludinow
j
itterclockcircuitanaloinalinutcircuit
pg
c
gg
l
g
s
gp
,
owersulircuitandteststhesurious-noise-freednamicrane
(
SFDR
)
ofAD9208atdiffer-
pppy
c
pyg
0
引
言
期
,
相关技术需求越来越高
,
因此对高带宽
、
高分辨
率的模数转换电路研究具有重要的意义
。
数字接收机在合成孔径雷达
、
无线电通信
、
以及
仪器仪表等场合中占有重要地位
。
随着电子产业的
发展
,
数字接收机对采样率
、
模拟信号输入带宽以及
分辨率等要求越来越高
,
因此对模数转换电路的设
1
]
。
计要求更加严格
[
芯片
A
分析其性能参数以及相关影响因素
,
D9208
,
进行了采集电路设计
,
重点分析设计了时钟电路
、
模
通道和电源满足设计要求
。
拟信号输入电和电源电路
,
保证时钟
、
模拟信号输入
、
本文选用
ADI
公司生产的
3Gss14BitADC
p
目前高速采样系统设计达到
G
除模
ss
以上
,
p
数转换器
(
本身性能指标要求外
,
在外围电路
ADC
)
设计以及印刷电器板
(
布线上都有很高的要
PCB
)
求
,
相关芯片大部分由国外制造
,
国内正处于发展
]
σ
dBc
0l
10
=-
2
g
(
DC
[
/
SN
A
式中
:
量化噪声
σ
DC
在量化过程
_
Nuantiaztionoise
是
A
/
SN
Q
-
1
采样电路影响因素分析
σ
/_
NSNThermaioise
20
σ
/
SNJitter
20
示了信噪比与量化噪声
,
热噪声和时钟抖动的关系
:
)
+
(
10
2
-
)
信噪比是采样电路最关键的性能指标
,
式
(
表
1
)
+
(
10
2
-
2
)
σ
/_
NSNQuantiaztionoise
20
中产生的量化误差造成的
,
量化位数越高
,
误差越
[
2
]
小
,
理想
ADC
信噪比与分辨率的关系为
:
[
σ
dB
]
.02
n
.76dB
=
6
ideal
+
1
/
SNJitter
()
2
,
其中噪声
和噪声产生的恶化
σσ
//_
NSNJitterSNThermaioise
对信噪比的影响主要在低频段
。
本设计主要考虑时
AD9208
理想信噪比为
86.04dB
。
在实际设计中需要考虑时钟抖动产生的恶化
()
1
收稿日期
:
20200420
第
1
期王德恒等
:
基于
AD9208
的高速采集电路设计
109
钟抖动对信噪比的影响
,
并进行设计
。
时钟抖动对
)
信噪比的造成的恶化由式
(
计算
:
3
(()
σ
20
×
l
2
×
π
×
f
A
×
t
3
g
J
)
/
SNJitter
=-
式中
:
t
f
A
为频率
;
J
为总抖动
。
显然控制时钟抖动在模数转换电路中是极为重要的
。
、
模拟信号输入抖动
tt
DC
自
_
C
__
A
_
JlockInutJnaloInut
和
A
pgp
身孔径抖动
t
_
A
_
AJertureDC
的均方根值
:
p
[]
3
,,)
将其代入式
(
可得到在
t
0z4
_
C
_
f
A
=
3
GH
JlockInut
=
p
理想的采样电路信
3GHz
理想模拟信号输入条件下
,
。
在采样电路设计中
,
噪比
σ
为提
59.68
dB
/_
aSNideadc
=
,
通过查询
AD9208
技术手册
,
t
55fs
_
A
_
JnaloInut
=
gp
式
(
4
)
表示了总抖动为输入时钟抖动
高信噪比性能
,
应尽可能减少时钟抖动
t
_
C
_
JlockInut
和
p
模拟信号输入抖动
t
_
A
_
JnaloInut
。
gp
()
4
式中
:
tt
_
C
__
A
_
JlockInut
来源于时钟电路
;
JnaloInut
来源于
pgp
模拟信号输入电路
。
ttt
_
C
__
A
__
A
_
AJ
=
t
JlockInut
+
JnaloInut
+
JertureDC
pgpp
222
2
采集电路分析与设计
采集电路设计以
A
其结构如图
D9208
为核心
,
外部接口主要包括模拟信号输入
,
采样时钟
1
所示
,
输入
,
电源
,
以及
SERDES
传输所需要的时钟和传
输通道
。
设计的采集电路
根据
AD9208
具体设计要求
,
主要包括前端模拟输入电路
、
时钟电路
、
供电电路
、
数据接收电路和管理配置电路等
,
如图
2
所示
。
据
第
1
节所述
,
时钟电路和模拟信号输入电路至关重
要
,
同时电源供电是保证电路工作的重要因素
,
本节
将进行详细分析和设计
。
图
1 AD9208
结构示意图
要的采样时钟带宽较高
,
因此可采用
2
级
PLL
结
构
,
第
1
级
P
滤除鉴相器
LL
环路滤波器带宽较窄
,
输出的谐波分量
,
为
P
低相
LL2
提供了
1
个高精度
、
()
表示了输出频率
F
o
5
ut
和时钟源频率
F
ref
的关系
:
低抖动的采样时钟
。
P
式
LL
级联方式如图
3
所示
.
噪的参考时钟
,
以期
PLL2
为高速
ADC
提供大带宽
、
()
F
o
5
ut
=
F
ref
·
N
11
·
N
12
·
N
21
·
N
22
时钟电路总
任何时钟电路均会产生时钟抖动
,
抖动
t
分频电路等各
PLL
电路
、
_
C
_
JlockInut
包括时钟源
、
p
种级联电路抖动的均方根
。
AD9028
在
3G
理性模拟
,
求
,
最终信噪比应在
5
将
σ
3dB
以上
,
53
dB
/
SN
=
,,,
代入
t
55fsz
t
0
_
A
__
A
_
f
A
=
3
GH
JnaloInut
=
JnaloInut
=
gpgp
信号下信噪比
σ
/
SN
_
aideadc
,
为保证设计要
=59.68dB
2.1
时钟电路分析与设计
图
2
采集电路原理示意图
常由时钟源和锁相环
(
电路产生
,
除选择良好
PLL
)
的时钟源
,
高速
APLL
电路的设计至关重要
,
DC
需
高速
A
通
DC
需要
1
个低抖动的高频采样时钟
,
本设计中
,
为简化电路
,
选择
Ti
公司的
,
时钟抖动为
9
满足时钟抖动要求
。
LMK04828
,
0fs
))。
因此在时
式
(
和式
(
可计算出
t
3495fs
_
C
_
JlockInut
=
p
钟电路设计时应选择时钟抖动在
95fs
以下的器件
。
支持双
P
且
N
1
LL
级联工作模式
,
N
1
N
2
N
21
、
2
、
1
、
2
可自动配置
,
锁定后时可以同时输出多路时钟
,
满足
110
舰船电子对抗
第
44
卷
数据发送和
FADC
采样
、
PGA
数据接收的时钟要
求
,
保证时钟同步
。
图
4
为设计的时钟电路原理
框图
。
图
3
双
PLL
级联示意图
的端的电压及电流满足需求
。
一般会涉及多种电
4
]
,
源
,
分布式电源架构往往更适合高速电路设计
[
即
采用
2
级电源转换
,
第
1
级电源的目的是获得中间
图
4
时钟电路原理框图
.2
模拟信号输入电路分析与设计
目前
,
用来驱动
ADC
的方案主要有变压器和
差分放大器
消耗功率
,
且
2
种
。
第一
,
变压器是无源器件
,
不需要
一般认为它引入的噪声是可忽略的
。
第二
,
差分放大器是有源器件
,
需要消耗能量
,
具有
一定的谐波失真和较宽频带内的白噪声
,
会降低
DC
的信噪比和有效分辨率
。
本次设计模拟信号从同轴电缆接插件中输入为
单端信号
,
AD9208
模拟输入通道为差分形式
,
虽然
放大器也能实现该功能
,
但变压器为无源器件
,
并且
具有电流隔离功能
,
带宽更宽
,
功耗低
,
且不引入噪
声
,
对
SNR
没有影响
。
为满足
宽
,
选用型号为
BAL-0006SMG
A
的
D9
B
20
A
8
信号输入带
LUN
射频变
压器
,
阻抗
在将模拟信号转换为差分信号后
50Ω
。
,
需要进行阻
抗匹配
,
根据
AD9208
输入阻抗要求
,
设计的模拟信
号输入电路原理框图如图
5
所示
。
图
5
模拟信号调理框图
.3
电源电路设计
高速
ADC
电路设计中
,
要确保电源来源及目
电源
,
同时为单板提供电源隔离保护
,
允许输出较大
的纹波和噪声
,
第
2
级电源的目的是输出器件所需
要的电源
,
重点是限制输出端的噪声和纹波
。
如图
所示
。
图
6
分布式电源框图
通用的电源包括开关型
稳压器
(
保护
,
高
,
但输出电流较小
LD
L
O
DO
电源相对于
),
开关型
D
DC-DC
和低压差线性
能实现隔离
。
显然在分布式电源架构中
D
C
C
-
-
D
D
C
效率高
,
C
电源纹波小
、
稳定性
,
第
级适合采用开关型
高的转换效率
,
第
DC
以提供隔离保护和更
精确的电压和纹波抑制
2
级电源采用
-DC
,
。
在设计时
LD
,
O
电源
,
以提供
为器件直接供电
,
应注意输出电压精度
LD
、
O
电源电路
压降
、
延时
、
散热
、
纹波抑制
(
器件在负载和温度范围内精度达
PSRR
)
等
。
以
T
,
在满足目的器件所需电压
1
PS
该
%
7
,
A
L
9
D
1
为例
,
O
功耗为
输出电流与压降的乘积
的情况下
,
应尽可能减少压降
,
其中包括合理降低输
入电压
,
增加散热以降低电源温度
,
从而减少电源功
耗
,
获取更高效率
。
式
(
关系
:
6
)
表示了压降与额定电流的
V
式
(
D
噪声的关系
7
)
0
表示纹波抑制与输入电压噪声
=
V
IN
-
V
OUT
=
R
DS
(
ON
)
·
I
RAT
:
、
E
输出电压
D
(
6
)
PSRR
(
dB
)
=
20l
g
(
V
IN
f
显然降低压降可以减少功耗
()
,
/
V
out
f
抑制纹波
())
。
因此
(
7
)
在
尽可能减少输入电压
LDO
电源设计时
,
在满足输出电压的要求下
,
应
。
目前器件集成度越来越高
,
内部晶体管数量越
来越大
,
受器件电源管脚数目限制
,
外部电源需给内
部电路提供公共的供电节点
,
此时器件供电处的噪
6
2
1
A
2
第
1
期王德恒等
:
基于
AD9208
的高速采集电路设计
111
声会通过内部电路传播
,
影响器件内部工作稳定包
括晶振
、
延时锁相环
(
的抖动特性
,
PLL
、
DLL
)
AD
器件供电引脚处的噪声主要来源于电源本身输出纹
波
,
器件因逻辑转换产生的瞬态电流
,
电源无法实时
响应目的器件对电流需求的快速变化
,
信号通过过
孔换层引起的电源噪声
。
其中包括选用低纹波电源
器件
,
在目的器件管脚处放置旁路电容作为电荷缓
冲池以满足器件对电流需求的快速变化
,
滤波以消
除噪声
。
,
需提高电源的纹波抑
降低输出噪声
V
OUT
(
f
)
/(,
的剧烈变化而变化
。
同时电容阻抗
Z
=
1
ωC
)
j
频率不同
,
电容阻抗不同
。
高速设计中
,
电源噪声往
往占据不同的频带
,
且电容并不是纯粹电容
,
同时包
含电容分量和电阻分量
,
如图
7
所示
。
转换电路的转换精度
,
严重时甚至引起逻辑错误
。
因此在选取不同电容增强滤波特性时
,
不仅考
性
。
以某厂家提供的
0603
封装
1
μ
F
,
0603
封装
如图
0.01
μ
F
,
0402
封装
0.01
μ
F
阻抗曲线来分析
,
图
7
电容分量示意图
虑电容值
,
还应考虑封装和材料不同影响的其他特
制和降低输入噪声
。
除选用高纹波抑制电源器件
,
还需要在电源参考电压处增加合适的前馈电容
。
综
上
,
电容在电源电路中占有十分重要的地位
。
电容的本质是储存电荷和释放电荷
,
因此作为
电荷缓冲池容易满足器件工作电压不随电流和功耗
显然只选用
08
所示
,
603
封装
1
μ
F
和
0603
封装
选用
00.01
μ
F
并未拓宽低阻抗频带
,
603
封装
1
μ
F
和
0
并联放
402
封装
0.01
μ
F
可以拓宽低阻抗频带
,
置相同电容可以获得更低阻抗
。
图
8
并联阻抗图
3
验
证
入下
,
计算得到的无杂散动态范围
,
图
10
将各频
点得到的数据根据式
(
转换为有效位数曲线
,
可
2
)
在完成板卡基础调试后
,
利用信号源产生步进
并将采集数据进行快速傅
100MHz
的模拟信号
,
,
里叶变换
(
图
9
为
19FFT
)
20MHz
模拟信号输
以验证电路采样位数在
9
发挥了
.6~12
位
,
满足设计要求
,
为后续数据处理提
AD9208
性能
,
供了良好的平台
。
图
9 FFT
数据图
图
10 ENOB
对照图
(
下转第
120
页
)
120
舰船电子对抗
第
44
卷
/)、/
代入式
(
式
(
得到
Z
i
Z
2
910
)
v
1
i
-
Z
2112
,
in
=-
1
/
=1
Y
11
。
如图
8
所示
。
Q
与
f
的
420
μ
m
的矩形平面电感
,
仿真关系如图
9
所示
,
L
与
f
的仿真关系如图
为
2
μ
线宽为
1
外径为
4
内径为
m
、
5
μ
m
、
50
μ
m
、
利用
Anss
软件仿真设计一个铜衬底的厚度
y
10
所示
。
电感达到一定频率就会自谐振
,
超过这个频率
就会表现出电容特性
。
通过仿真可以得出
,
Q
随
f
在
11.5GHz
达到
f
的变化先变大后变小再变大
,
最大值
。
Q
与
L
很难在同一频率达到最大
。
的变化先变大后变小
,
在
3GHz
达到最大值
;
L
随
图
10
L
与
f
的仿真关系图
6
结束语
本文介绍了基于柔性衬底平面电感的串联电
阻
、
电容
、
互感
、
总电感的计算方法
,
给出了平面电感
的结构类型
;
对平面电感的实际电感值与理论计算
值做了比较
;
通过仿真得到电感值和品质因数与频
率的关系
。
通过改变电感结构和电感参数
,
有助于
图
8
平面电感仿真图
实现不同类型的电感设计
。
参考文献
[]
集成平面螺旋电感的设计及其应用
[
南京
:
1
曾山
.D
]
.
[]
基于聚酰亚胺衬底的柔性
MEM2
肖素艳
.S
技术及在传
感器中的应用研究
[
上海
:
中国科学院上海微系统
D
]
.
与信息技术研究所
,
2007.
东南大学
,
2005.
[]
3
冯书谊
.MEMS
平面磁芯螺旋微电感的制造技术研究
[]
平面螺旋电感的计算和仿真研究
[
大连
:
4
齐立荣
.D
]
.
大连海事大学
,
2007.
[
上海
:
上海交通大学
,
D
]
.2009.
4
结束语
上接第
1
(
11
页
)
图
9
Q
与
f
的仿真关系图
参考文献
[]
1 SstemsandTheEffectsof
py
本文通过分析
A
明
DC
信噪比性能影响因素
,
确时钟抖动
、
信号输入对提高
ADC
性能有着重要
的影响
,
详细分析和设计了时钟电路
、
模拟信号输入
电路和电源电路
。
最后通过输入各频点模拟信号测
试
,
对比
A
验证了采集电路
D9208
手册提供的数据
,
性能
,
为后续数据处理打下了基础
。
,[
PhaseNoiseandJitterAN-756AlicationNoteR
]
.
pp
,,
NorwoodMA
:
Analoevices2006.
g
D
[]
模数转换电路中孔径抖动的测量研究
[
太
2
马宝元
.D
]
.
[]
柴文乾
,
代传堂
.
时钟抖动和相位噪声对数据采
3
段宗明
,
[]
高速系统设计
(
抖动
、
噪声和信号完整性
)
4 LIMP.
原
:
太原理工大学
,
2007.
]():
集的影响
[
雷达科学与技术
,
J.2010.84372375.
[
北京
:
电子工业出版社
,
M
]
.2009.
2024年4月20日发(作者：乐子琳)
2021
年
2
月
第
44
卷第
1
期
舰船电子对抗
SHIPBOARDELECTRONICCOUNTERMEASUREVol.44No.1
Feb.2021
基于
AD9208
的高速采集电路设计
王德恒
,
刘文政
()
中国船舶重工集团公司第七二三研究所
,
江苏
扬州
225101
摘要
:
针对大带宽采样需求
,
设计了基于
A
通过分析时钟抖动
,
噪声等因素对采集电路的影
D9208
的高速采集电路
,
响
,
设计了相关电路
,
包括低抖动时钟电路
、
模拟信号输入电路
、
电源电路
,
并测试了在不同输入频率下
,
AD9208
的
无杂散动态范围
。
()
中图分类号
:
TN792
文献标识码
:
B
文章编号
:
CN32-1413202101-0108-04
:/
DOI
.2021.01.022
jj
关键词
:
高速采集
;
信噪比
;
AD9208
DesinofHih-seedAcuisitionCircuitBasedonAD9208
ggpq
:,
Abstract
Inresonsetothedemandforlare-bandwidthsamlinthis
p
aerdesinsahih-seed
pgpgpggp
,,
acisitioncircuitbasedonAD9208
,
am-
qy
a
yg
()
The723InstituteofCSIC
,
Yanzhou225101
,
China
g
,
WANGDe-henLIUWen-zhen
gg
entfreuencies.
q
:;;
Keords
hih-seedacuisitionsin-noiseratioAD9208
gpqg
y
w
,,,
linircuitdesinsrelatedcircuitsincludinow
j
itterclockcircuitanaloinalinutcircuit
pg
c
gg
l
g
s
gp
,
owersulircuitandteststhesurious-noise-freednamicrane
(
SFDR
)
ofAD9208atdiffer-
pppy
c
pyg
0
引
言
期
,
相关技术需求越来越高
,
因此对高带宽
、
高分辨
率的模数转换电路研究具有重要的意义
。
数字接收机在合成孔径雷达
、
无线电通信
、
以及
仪器仪表等场合中占有重要地位
。
随着电子产业的
发展
,
数字接收机对采样率
、
模拟信号输入带宽以及
分辨率等要求越来越高
,
因此对模数转换电路的设
1
]
。
计要求更加严格
[
芯片
A
分析其性能参数以及相关影响因素
,
D9208
,
进行了采集电路设计
,
重点分析设计了时钟电路
、
模
通道和电源满足设计要求
。
拟信号输入电和电源电路
,
保证时钟
、
模拟信号输入
、
本文选用
ADI
公司生产的
3Gss14BitADC
p
目前高速采样系统设计达到
G
除模
ss
以上
,
p
数转换器
(
本身性能指标要求外
,
在外围电路
ADC
)
设计以及印刷电器板
(
布线上都有很高的要
PCB
)
求
,
相关芯片大部分由国外制造
,
国内正处于发展
]
σ
dBc
0l
10
=-
2
g
(
DC
[
/
SN
A
式中
:
量化噪声
σ
DC
在量化过程
_
Nuantiaztionoise
是
A
/
SN
Q
-
1
采样电路影响因素分析
σ
/_
NSNThermaioise
20
σ
/
SNJitter
20
示了信噪比与量化噪声
,
热噪声和时钟抖动的关系
:
)
+
(
10
2
-
)
信噪比是采样电路最关键的性能指标
,
式
(
表
1
)
+
(
10
2
-
2
)
σ
/_
NSNQuantiaztionoise
20
中产生的量化误差造成的
,
量化位数越高
,
误差越
[
2
]
小
,
理想
ADC
信噪比与分辨率的关系为
:
[
σ
dB
]
.02
n
.76dB
=
6
ideal
+
1
/
SNJitter
()
2
,
其中噪声
和噪声产生的恶化
σσ
//_
NSNJitterSNThermaioise
对信噪比的影响主要在低频段
。
本设计主要考虑时
AD9208
理想信噪比为
86.04dB
。
在实际设计中需要考虑时钟抖动产生的恶化
()
1
收稿日期
:
20200420
第
1
期王德恒等
:
基于
AD9208
的高速采集电路设计
109
钟抖动对信噪比的影响
,
并进行设计
。
时钟抖动对
)
信噪比的造成的恶化由式
(
计算
:
3
(()
σ
20
×
l
2
×
π
×
f
A
×
t
3
g
J
)
/
SNJitter
=-
式中
:
t
f
A
为频率
;
J
为总抖动
。
显然控制时钟抖动在模数转换电路中是极为重要的
。
、
模拟信号输入抖动
tt
DC
自
_
C
__
A
_
JlockInutJnaloInut
和
A
pgp
身孔径抖动
t
_
A
_
AJertureDC
的均方根值
:
p
[]
3
,,)
将其代入式
(
可得到在
t
0z4
_
C
_
f
A
=
3
GH
JlockInut
=
p
理想的采样电路信
3GHz
理想模拟信号输入条件下
,
。
在采样电路设计中
,
噪比
σ
为提
59.68
dB
/_
aSNideadc
=
,
通过查询
AD9208
技术手册
,
t
55fs
_
A
_
JnaloInut
=
gp
式
(
4
)
表示了总抖动为输入时钟抖动
高信噪比性能
,
应尽可能减少时钟抖动
t
_
C
_
JlockInut
和
p
模拟信号输入抖动
t
_
A
_
JnaloInut
。
gp
()
4
式中
:
tt
_
C
__
A
_
JlockInut
来源于时钟电路
;
JnaloInut
来源于
pgp
模拟信号输入电路
。
ttt
_
C
__
A
__
A
_
AJ
=
t
JlockInut
+
JnaloInut
+
JertureDC
pgpp
222
2
采集电路分析与设计
采集电路设计以
A
其结构如图
D9208
为核心
,
外部接口主要包括模拟信号输入
,
采样时钟
1
所示
,
输入
,
电源
,
以及
SERDES
传输所需要的时钟和传
输通道
。
设计的采集电路
根据
AD9208
具体设计要求
,
主要包括前端模拟输入电路
、
时钟电路
、
供电电路
、
数据接收电路和管理配置电路等
,
如图
2
所示
。
据
第
1
节所述
,
时钟电路和模拟信号输入电路至关重
要
,
同时电源供电是保证电路工作的重要因素
,
本节
将进行详细分析和设计
。
图
1 AD9208
结构示意图
要的采样时钟带宽较高
,
因此可采用
2
级
PLL
结
构
,
第
1
级
P
滤除鉴相器
LL
环路滤波器带宽较窄
,
输出的谐波分量
,
为
P
低相
LL2
提供了
1
个高精度
、
()
表示了输出频率
F
o
5
ut
和时钟源频率
F
ref
的关系
:
低抖动的采样时钟
。
P
式
LL
级联方式如图
3
所示
.
噪的参考时钟
,
以期
PLL2
为高速
ADC
提供大带宽
、
()
F
o
5
ut
=
F
ref
·
N
11
·
N
12
·
N
21
·
N
22
时钟电路总
任何时钟电路均会产生时钟抖动
,
抖动
t
分频电路等各
PLL
电路
、
_
C
_
JlockInut
包括时钟源
、
p
种级联电路抖动的均方根
。
AD9028
在
3G
理性模拟
,
求
,
最终信噪比应在
5
将
σ
3dB
以上
,
53
dB
/
SN
=
,,,
代入
t
55fsz
t
0
_
A
__
A
_
f
A
=
3
GH
JnaloInut
=
JnaloInut
=
gpgp
信号下信噪比
σ
/
SN
_
aideadc
,
为保证设计要
=59.68dB
2.1
时钟电路分析与设计
图
2
采集电路原理示意图
常由时钟源和锁相环
(
电路产生
,
除选择良好
PLL
)
的时钟源
,
高速
APLL
电路的设计至关重要
,
DC
需
高速
A
通
DC
需要
1
个低抖动的高频采样时钟
,
本设计中
,
为简化电路
,
选择
Ti
公司的
,
时钟抖动为
9
满足时钟抖动要求
。
LMK04828
,
0fs
))。
因此在时
式
(
和式
(
可计算出
t
3495fs
_
C
_
JlockInut
=
p
钟电路设计时应选择时钟抖动在
95fs
以下的器件
。
支持双
P
且
N
1
LL
级联工作模式
,
N
1
N
2
N
21
、
2
、
1
、
2
可自动配置
,
锁定后时可以同时输出多路时钟
,
满足
110
舰船电子对抗
第
44
卷
数据发送和
FADC
采样
、
PGA
数据接收的时钟要
求
,
保证时钟同步
。
图
4
为设计的时钟电路原理
框图
。
图
3
双
PLL
级联示意图
的端的电压及电流满足需求
。
一般会涉及多种电
4
]
,
源
,
分布式电源架构往往更适合高速电路设计
[
即
采用
2
级电源转换
,
第
1
级电源的目的是获得中间
图
4
时钟电路原理框图
.2
模拟信号输入电路分析与设计
目前
,
用来驱动
ADC
的方案主要有变压器和
差分放大器
消耗功率
,
且
2
种
。
第一
,
变压器是无源器件
,
不需要
一般认为它引入的噪声是可忽略的
。
第二
,
差分放大器是有源器件
,
需要消耗能量
,
具有
一定的谐波失真和较宽频带内的白噪声
,
会降低
DC
的信噪比和有效分辨率
。
本次设计模拟信号从同轴电缆接插件中输入为
单端信号
,
AD9208
模拟输入通道为差分形式
,
虽然
放大器也能实现该功能
,
但变压器为无源器件
,
并且
具有电流隔离功能
,
带宽更宽
,
功耗低
,
且不引入噪
声
,
对
SNR
没有影响
。
为满足
宽
,
选用型号为
BAL-0006SMG
A
的
D9
B
20
A
8
信号输入带
LUN
射频变
压器
,
阻抗
在将模拟信号转换为差分信号后
50Ω
。
,
需要进行阻
抗匹配
,
根据
AD9208
输入阻抗要求
,
设计的模拟信
号输入电路原理框图如图
5
所示
。
图
5
模拟信号调理框图
.3
电源电路设计
高速
ADC
电路设计中
,
要确保电源来源及目
电源
,
同时为单板提供电源隔离保护
,
允许输出较大
的纹波和噪声
,
第
2
级电源的目的是输出器件所需
要的电源
,
重点是限制输出端的噪声和纹波
。
如图
所示
。
图
6
分布式电源框图
通用的电源包括开关型
稳压器
(
保护
,
高
,
但输出电流较小
LD
L
O
DO
电源相对于
),
开关型
D
DC-DC
和低压差线性
能实现隔离
。
显然在分布式电源架构中
D
C
C
-
-
D
D
C
效率高
,
C
电源纹波小
、
稳定性
,
第
级适合采用开关型
高的转换效率
,
第
DC
以提供隔离保护和更
精确的电压和纹波抑制
2
级电源采用
-DC
,
。
在设计时
LD
,
O
电源
,
以提供
为器件直接供电
,
应注意输出电压精度
LD
、
O
电源电路
压降
、
延时
、
散热
、
纹波抑制
(
器件在负载和温度范围内精度达
PSRR
)
等
。
以
T
,
在满足目的器件所需电压
1
PS
该
%
7
,
A
L
9
D
1
为例
,
O
功耗为
输出电流与压降的乘积
的情况下
,
应尽可能减少压降
,
其中包括合理降低输
入电压
,
增加散热以降低电源温度
,
从而减少电源功
耗
,
获取更高效率
。
式
(
关系
:
6
)
表示了压降与额定电流的
V
式
(
D
噪声的关系
7
)
0
表示纹波抑制与输入电压噪声
=
V
IN
-
V
OUT
=
R
DS
(
ON
)
·
I
RAT
:
、
E
输出电压
D
(
6
)
PSRR
(
dB
)
=
20l
g
(
V
IN
f
显然降低压降可以减少功耗
()
,
/
V
out
f
抑制纹波
())
。
因此
(
7
)
在
尽可能减少输入电压
LDO
电源设计时
,
在满足输出电压的要求下
,
应
。
目前器件集成度越来越高
,
内部晶体管数量越
来越大
,
受器件电源管脚数目限制
,
外部电源需给内
部电路提供公共的供电节点
,
此时器件供电处的噪
6
2
1
A
2
第
1
期王德恒等
:
基于
AD9208
的高速采集电路设计
111
声会通过内部电路传播
,
影响器件内部工作稳定包
括晶振
、
延时锁相环
(
的抖动特性
,
PLL
、
DLL
)
AD
器件供电引脚处的噪声主要来源于电源本身输出纹
波
,
器件因逻辑转换产生的瞬态电流
,
电源无法实时
响应目的器件对电流需求的快速变化
,
信号通过过
孔换层引起的电源噪声
。
其中包括选用低纹波电源
器件
,
在目的器件管脚处放置旁路电容作为电荷缓
冲池以满足器件对电流需求的快速变化
,
滤波以消
除噪声
。
,
需提高电源的纹波抑
降低输出噪声
V
OUT
(
f
)
/(,
的剧烈变化而变化
。
同时电容阻抗
Z
=
1
ωC
)
j
频率不同
,
电容阻抗不同
。
高速设计中
,
电源噪声往
往占据不同的频带
,
且电容并不是纯粹电容
,
同时包
含电容分量和电阻分量
,
如图
7
所示
。
转换电路的转换精度
,
严重时甚至引起逻辑错误
。
因此在选取不同电容增强滤波特性时
,
不仅考
性
。
以某厂家提供的
0603
封装
1
μ
F
,
0603
封装
如图
0.01
μ
F
,
0402
封装
0.01
μ
F
阻抗曲线来分析
,
图
7
电容分量示意图
虑电容值
,
还应考虑封装和材料不同影响的其他特
制和降低输入噪声
。
除选用高纹波抑制电源器件
,
还需要在电源参考电压处增加合适的前馈电容
。
综
上
,
电容在电源电路中占有十分重要的地位
。
电容的本质是储存电荷和释放电荷
,
因此作为
电荷缓冲池容易满足器件工作电压不随电流和功耗
显然只选用
08
所示
,
603
封装
1
μ
F
和
0603
封装
选用
00.01
μ
F
并未拓宽低阻抗频带
,
603
封装
1
μ
F
和
0
并联放
402
封装
0.01
μ
F
可以拓宽低阻抗频带
,
置相同电容可以获得更低阻抗
。
图
8
并联阻抗图
3
验
证
入下
,
计算得到的无杂散动态范围
,
图
10
将各频
点得到的数据根据式
(
转换为有效位数曲线
,
可
2
)
在完成板卡基础调试后
,
利用信号源产生步进
并将采集数据进行快速傅
100MHz
的模拟信号
,
,
里叶变换
(
图
9
为
19FFT
)
20MHz
模拟信号输
以验证电路采样位数在
9
发挥了
.6~12
位
,
满足设计要求
,
为后续数据处理提
AD9208
性能
,
供了良好的平台
。
图
9 FFT
数据图
图
10 ENOB
对照图
(
下转第
120
页
)
120
舰船电子对抗
第
44
卷
/)、/
代入式
(
式
(
得到
Z
i
Z
2
910
)
v
1
i
-
Z
2112
,
in
=-
1
/
=1
Y
11
。
如图
8
所示
。
Q
与
f
的
420
μ
m
的矩形平面电感
,
仿真关系如图
9
所示
,
L
与
f
的仿真关系如图
为
2
μ
线宽为
1
外径为
4
内径为
m
、
5
μ
m
、
50
μ
m
、
利用
Anss
软件仿真设计一个铜衬底的厚度
y
10
所示
。
电感达到一定频率就会自谐振
,
超过这个频率
就会表现出电容特性
。
通过仿真可以得出
,
Q
随
f
在
11.5GHz
达到
f
的变化先变大后变小再变大
,
最大值
。
Q
与
L
很难在同一频率达到最大
。
的变化先变大后变小
,
在
3GHz
达到最大值
;
L
随
图
10
L
与
f
的仿真关系图
6
结束语
本文介绍了基于柔性衬底平面电感的串联电
阻
、
电容
、
互感
、
总电感的计算方法
,
给出了平面电感
的结构类型
;
对平面电感的实际电感值与理论计算
值做了比较
;
通过仿真得到电感值和品质因数与频
率的关系
。
通过改变电感结构和电感参数
,
有助于
图
8
平面电感仿真图
实现不同类型的电感设计
。
参考文献
[]
集成平面螺旋电感的设计及其应用
[
南京
:
1
曾山
.D
]
.
[]
基于聚酰亚胺衬底的柔性
MEM2
肖素艳
.S
技术及在传
感器中的应用研究
[
上海
:
中国科学院上海微系统
D
]
.
与信息技术研究所
,
2007.
东南大学
,
2005.
[]
3
冯书谊
.MEMS
平面磁芯螺旋微电感的制造技术研究
[]
平面螺旋电感的计算和仿真研究
[
大连
:
4
齐立荣
.D
]
.
大连海事大学
,
2007.
[
上海
:
上海交通大学
,
D
]
.2009.
4
结束语
上接第
1
(
11
页
)
图
9
Q
与
f
的仿真关系图
参考文献
[]
1 SstemsandTheEffectsof
py
本文通过分析
A
明
DC
信噪比性能影响因素
,
确时钟抖动
、
信号输入对提高
ADC
性能有着重要
的影响
,
详细分析和设计了时钟电路
、
模拟信号输入
电路和电源电路
。
最后通过输入各频点模拟信号测
试
,
对比
A
验证了采集电路
D9208
手册提供的数据
,
性能
,
为后续数据处理打下了基础
。
,[
PhaseNoiseandJitterAN-756AlicationNoteR
]
.
pp
,,
NorwoodMA
:
Analoevices2006.
g
D
[]
模数转换电路中孔径抖动的测量研究
[
太
2
马宝元
.D
]
.
[]
柴文乾
,
代传堂
.
时钟抖动和相位噪声对数据采
3
段宗明
,
[]
高速系统设计
(
抖动
、
噪声和信号完整性
)
4 LIMP.
原
:
太原理工大学
,
2007.
]():
集的影响
[
雷达科学与技术
,
J.2010.84372375.
[
北京
:
电子工业出版社
,
M
]
.2009.