2024年5月16日发(作者：慕容安萱)
前些天由于要做LED显示屏，我计划用C8051F340作为控制核心处理器，该单片机
有USB功能，可以再PCB的制作，D+和D-需要走差分线，可是自己以前还没走过，就
上网搜了搜最后搜到了一片文章，感觉写的挺好的，就转载到这儿，供自己和大家学习。
其实自己为了阻抗匹配，还加了两个33o电阻，和滤波电容，当看了这篇文章之后就
将两个电容取了，电阻还留在设计中，线走的不好，欢迎各位大侠批评指教，其PCB见图。
参考文章链接：
/user1/1729/archives/2012/
USB通用串行总线(Universal Serial Bus)，目前我们所说的USB一般都是指USB2.
0，USB2.0接口是目前许多高速数据传输设备的首选接口,从1.1过渡到2.O,作为其重要指
标的设备传输速度，从1.5Mbps的低速和12Mbps的全速提高到如今的480Mbps的高
速。USB的特点不用多说大家也知道就是：速度快、功耗低、支持即插即用、使用安装方
便。正是因为其以上优点现在很多视频设备也都采用USB 传输。
USB2.0设备高速数据传输PCB 板设计。对于高速数据传输PCB板设计最主要的就
是差分信号线设计，设计好坏关乎整个设备能否正常运行。
1、USB2.0接口差分信号线设计
USB2.0协议定义由两根差分信号线(D 、D-)传输高速数字信号，最高的传输速率为4
80 Mbps。差分信号线上的差分电压为400mV，理想的差分阻抗(Zdiff)为90(1±O．1)
Ω。在设计PCB 板时，控制差分信号线的差分阻抗对高速数字信号的完整性是非常重要的，
因为差分阻抗影响差分信号的眼图、信号带宽、信号抖动和信号线上的干扰电压。由于不
同软件测量存在一定偏差，所以一般我们都是要求控制在80Ω至100Ω间。
差分线由两根平行绘制在PCB 板表层(顶层或底层)发生边缘耦合效应的微带线(Micr
ostrip)组成的，其阻抗由两根微带线的阻抗及其和决定，而微带线的阻抗(Zo)由微带线线
宽(W)、微带线走线的铜皮厚度(T)、微带线到最近参考平面的距离(H)以及PCB 板材料的
介电常数(Er)决定，其计算公式为：Zo={87/sqrt(Er 1.41)]}ln[5.98H/(0.8WT)]。影响差分
线阻抗的主要参数为微带线阻抗和两根微带线的线间距(S)。当两根微带线的线间距增加
时，差分线的耦合效应减弱，差分阻抗增大；线间距减少时，差分线的耦合效应增强，差
分阻抗减小。差分线阻抗的计算公式为：Zdiff=2Zo（1-0.48exp(-0.96S/H))。微带线和
差分线的计算公式在O．1 为了获得比较理想的信号质量和传输特性，高速USB2.0设备要求PCB板的叠层数至 少为4层，可以选择的叠层方案为：顶层(信号层)、地层、电源层和底层(信号层)。不推 荐在中间层走信号线，以免分割地层和电源层的完整性。普通PCB 板的板厚为1.6 mm， 信号层上的差分线到最近参考平面的距离H大约为11mil，走线的铜皮厚度T大约为O. 65mil，填充材料一般为FR-4，介电常数Er为4.2。在H、T 和Er已确定的条件下，由 差分线2D阻抗模型以及微带线和差分线阻抗计算公式可以得到合适的线宽W和线间距S。 当W=16mil，S=7mil 时，Zdiff=87Ω。但通过上述公式来推导合适的走线尺寸的计算过 程比较复杂，借助PCB 阻抗控制设计软件Polar 可以很方便的得到合适的结果，由Pola
2024年5月16日发(作者：慕容安萱)
前些天由于要做LED显示屏，我计划用C8051F340作为控制核心处理器，该单片机
有USB功能，可以再PCB的制作，D+和D-需要走差分线，可是自己以前还没走过，就
上网搜了搜最后搜到了一片文章，感觉写的挺好的，就转载到这儿，供自己和大家学习。
其实自己为了阻抗匹配，还加了两个33o电阻，和滤波电容，当看了这篇文章之后就
将两个电容取了，电阻还留在设计中，线走的不好，欢迎各位大侠批评指教，其PCB见图。
参考文章链接：
/user1/1729/archives/2012/
USB通用串行总线(Universal Serial Bus)，目前我们所说的USB一般都是指USB2.
0，USB2.0接口是目前许多高速数据传输设备的首选接口,从1.1过渡到2.O,作为其重要指
标的设备传输速度，从1.5Mbps的低速和12Mbps的全速提高到如今的480Mbps的高
速。USB的特点不用多说大家也知道就是：速度快、功耗低、支持即插即用、使用安装方
便。正是因为其以上优点现在很多视频设备也都采用USB 传输。
USB2.0设备高速数据传输PCB 板设计。对于高速数据传输PCB板设计最主要的就
是差分信号线设计，设计好坏关乎整个设备能否正常运行。
1、USB2.0接口差分信号线设计
USB2.0协议定义由两根差分信号线(D 、D-)传输高速数字信号，最高的传输速率为4
80 Mbps。差分信号线上的差分电压为400mV，理想的差分阻抗(Zdiff)为90(1±O．1)
Ω。在设计PCB 板时，控制差分信号线的差分阻抗对高速数字信号的完整性是非常重要的，
因为差分阻抗影响差分信号的眼图、信号带宽、信号抖动和信号线上的干扰电压。由于不
同软件测量存在一定偏差，所以一般我们都是要求控制在80Ω至100Ω间。
差分线由两根平行绘制在PCB 板表层(顶层或底层)发生边缘耦合效应的微带线(Micr
ostrip)组成的，其阻抗由两根微带线的阻抗及其和决定，而微带线的阻抗(Zo)由微带线线
宽(W)、微带线走线的铜皮厚度(T)、微带线到最近参考平面的距离(H)以及PCB 板材料的
介电常数(Er)决定，其计算公式为：Zo={87/sqrt(Er 1.41)]}ln[5.98H/(0.8WT)]。影响差分
线阻抗的主要参数为微带线阻抗和两根微带线的线间距(S)。当两根微带线的线间距增加
时，差分线的耦合效应减弱，差分阻抗增大；线间距减少时，差分线的耦合效应增强，差
分阻抗减小。差分线阻抗的计算公式为：Zdiff=2Zo（1-0.48exp(-0.96S/H))。微带线和
差分线的计算公式在O．1 为了获得比较理想的信号质量和传输特性，高速USB2.0设备要求PCB板的叠层数至 少为4层，可以选择的叠层方案为：顶层(信号层)、地层、电源层和底层(信号层)。不推 荐在中间层走信号线，以免分割地层和电源层的完整性。普通PCB 板的板厚为1.6 mm， 信号层上的差分线到最近参考平面的距离H大约为11mil，走线的铜皮厚度T大约为O. 65mil，填充材料一般为FR-4，介电常数Er为4.2。在H、T 和Er已确定的条件下，由 差分线2D阻抗模型以及微带线和差分线阻抗计算公式可以得到合适的线宽W和线间距S。 当W=16mil，S=7mil 时，Zdiff=87Ω。但通过上述公式来推导合适的走线尺寸的计算过 程比较复杂，借助PCB 阻抗控制设计软件Polar 可以很方便的得到合适的结果，由Pola