2024年5月18日发(作者：衣晓灵)
第1章 TMS320LF240x DSP概述
1
、通用
I/O
接口、串行接口、串行外设接口、
CAN
总线接口、外部总线接口、模数
转换接口
2
、事件管理器模块、模数转换模块、串行通信模块、串行外设接口模块、
CAN
总线
模块
3
、高
4
、
10
；
500ns
5
、
32
；
0000-0FFFFH
6
、
NMI
7
、
192
；
64KW
的程序存储器空间；
64KW
的数据存储器空间；
64KW
的
I/O
寻址空
间
8
、
3.3
；
3.3
9
、数据存储器
10
、低；低；低
11
、
16
12
、
40MHz
；
25ns
13
、
32KW
；
16
；
16
第2章 TMS320LF240x DSP内部资源介绍
1
、两级
2
、取指，译码，取操作数，执行
3
、
PM = 00
：乘积不移位即送到
CALU
或数据存总线；
PM = 01
：将乘积左移
1
位，这对实现小数算术运算或小数乘积的调整非常有用；
PM = 10
：将乘积左移
4
位，这对实现小数算术运算或小数乘积的调整非常有用；
PM = 11
：可使乘积右移６位
4
、程序计数器、程序地址寄存器、堆栈、微堆栈和重复计数器
5
、输入定标部分把来自存储器的
16
位数据移位调整后送到
32
位的
CALU
6
、由中央算术逻辑单元（
CALU
）、
32
位累加器（
ACC
）和输出数据定标移位器组成
7
、当相减产生借位，相加不产生进位时，进位位
C
被清
0
；当相加产生进位，相减
不产生借位时，进位位
C
被置
1
8
、
INTR
，
NMI
，
TRAP
9
、硬件非屏蔽中断和软件非屏蔽中断
10
、
BLDD
、
BLPD
、
MAC
、
MACD
、
TBLR
和
TBLW
11
、事件管理器模块、模数转换模块、串行通信模块、串行外设接口模块、
CAN
总线
模块
12
、外设同步接口时间、
CPU
响应时间和
ISR
转移时间
13
、输入定标部分；乘法部分；中央算术逻辑部分；辅助寄存器算术单元和状态寄存
器
14
、
8
；
400
个
15
、
1
；
16
16
、
64
；
0000-0FFFFH
17
、
8
18
、低
19
、
16
；
3
；程序存储器
64KW
﹑数据存储器
64KW
和输入
/
输出空间
64KW
20
、
3
；
B0
、
B1
、
B2
21
、
B0
22
、
544
23
、
512
；
0-511
24
、复位中断
25
、
0400-047FH
26
、
6
27
、
16×16
；
1
；
32
28
、
A
29
、
A
30
、
D
31
、
D
32
、
A
33
、
A
第3章 TMS320LF240x寻址方式和指令系统
寻址方式和
指令系统
1
、
三种寻址方式：立即寻址、直接寻址和间接寻址
立即寻址：
RPT #99
直接寻址：
ADD 9H, 5
间接寻址：
ADD *+, 8, AR4
2
、
LAR AR0,#60H
LARP 0
LACC *,8
SACH *
OR *+
SACL *
3
、
LAR AR0,#60H
LAR AR1,#7
LARP #0
LACC #0
LOOP:ADD *+,AR1
BANZ LOOP, AR0
LAR AR0,#6EH
SACL *+
SACH *
4
、运用汇编语言编程实现将数据存储器
0060H-006FH
的内容传送到第四页的
0070H-007FH
数据存储器中。
LAR AR0,#60H
LAR AR1,#270H
LAR AR2,#15
LARP #0
LOOP:LACL *+,AR1
SACL *+,AR2
BANZ LOOP, AR0
5
、
START
：
SETC XF
RTP #99
NOP
CLRC XF
RTP #99
NOP
B START
第5章 TMS320LF240x总线扩展
1
、略
2
、
ioport
关键字含义：定义由数据总线和地址总线扩展的外部
I/O
口
例如：
ioport unsigned int port0000;
由数据总线和地址总线扩展的外部
I/O
口地址是
0x0000
3
、
改进的哈佛；三；
16
；程序地址总线、数据读地址总线和数据写地址总线
4
、
D
5
、
A
6
、
A0
～
A15
I/O0
～
I/O15
CE
OE
WE
IS61LV6416
LB
UB
NC
GND
V
DD
+3.3V
A0
～
A15
D0
～
D15
DS
OE
WE
TMS320LF2407
数据存储器扩展
A0
～
A15
I/O0
～
I/O15
CE
OE
WE
IS61LV6416
LB
UB
NC
GND
V
DD
+3.3V
A0
～
A15
D0
～
D15
PS
OE
WE
TMS320LF2407
程序存储器扩展
第6章 看门狗定时器模块
1
、
*WDKEY=0x55;
*WDKEY=0xAA;
2
、简述看门狗（
WD
）定时器的工作原理及作用。
看门狗定时器模块用来监视软件和硬件操作，在软件进入不正确的循环或
CPU
出现
暂时性异常时，
WD
定时器溢出以产生一个系统复位。大多数芯片的异常操作和
CPU
非正
常工作的情况，都能通过看门狗的功能清除和复位。因此，看门狗的监视功能可增强
CPU
的可靠性，以确保系统运行的安全和稳定。
3
、先写入
55H
，在写入
AAH
；
3.28ms
4
、
8
第7章 数字输入/输出模块
1
、
MCRx
（
x=A
、
B
、
C
）相应的位是
1
，设置成特殊功能；
MCRx
应的位是
0
，设置成
I/O
功能。
2
、
PxDATDIR
（
x=A
、
B
、
C
、
D
、
E
、
F
）
高
8
位：
0
：配置相应的引脚为输入方式。
1
：配置相应的引脚为输出方式。
低
8
位：
高
8
位为
0
，即为输入方式
0
读相应引脚的值为低电平。
1
读相应引脚的值为高电平。
低
8
位：
高
8
位为
1
，即为输出方式：
0
置相应引脚的输出为低电平。
1
置相应引脚的输出为高电平。
3
、参照图
7.2
，运用
GPIO
设计
8
个独立式键盘和
8
个
LED
发光管。
4
、
*MCRA=0x07;
* PADATDIR=0xF8F8;
* PBDATDIR=0x00;
5
、
6
；
A
、
B
、
C
、
D
、
E
、
F
口；
40
6
、
6
；输入还是输出
第8章 事件管理器模块
1
、两列正交输入脉冲的两个边沿都被正交编码脉冲电路计数，因此产生的时钟频率
是每个输入序列的
4
倍，并把这个时钟作为通用定时器
2
或
4
的输入时钟。
x=A
、
B
C
）相（、
2
、连续增减计数模式与定向增减计数模式的主要区别是：连续增减计数模式下计数
方向不受引脚
TDIRA
的状态影响
3
、死区单元用于保证在任何情况下，每个比较单元相关的
2
路
PWM
输出，控制一
对正向导通和负向导通设备时没有重叠，即在一个器件未完全关断时，另一个器件不导通
4
、上溢、下溢、比较匹配、周期匹配
5
、通用定时器
GP
、比较单元、捕获单元
CAP
及正交编码脉冲电路
QEP
6
、
3
，分别是中断组
A
，
B
，
C
7
、停止
/
保持模式、连续增计数模式、连续增减计数模式、定向增减计数模式
8
、
⑴不知道捕获对象宽度时，应尽量使定时器定时最长，如不倍频或
⑵如超过
DSP
的最大捕获时间，则用定时器溢出的方法再加软件计数；
⑶
TMS320F2407
为
3.3V
供电，因此捕获引脚输入电平应不超
9
、
*GPTCONA=0x41;
*T1PR=0x4000;
*T1CMPR=0x1000;
*T1CNT=0x0;
*T1CON=0x0F4E;
10
、
参照
8.2.7
节通用定时器的周期性中断实例
11
、连续增减计数模式；连续增计数模式
12
、非对称的脉宽调制波形和对称的脉宽调制波形
13
、
0
～
16
14
、
1
15
、
16
；
2
；顶层栈；底层栈
16
、
2
或
4
；定向增
/
减计数模式
17
、上升沿；下降沿；上升或下降沿
18
、输入捕获引脚；捕获；
2
；
4
；定向增
/
减计数；正交编码脉冲电路
19
、
4
；
16
；
65536
20
、
3
；
4
21
、
1/4
22
、
6
；
1
、
2
和
3
；
CAPl
、
CAP2
和
CAP3
；
4
、
5
和
6
；
CAP4
、
23
、
6
；
16
；
2
；
2
；
2
个
CPU
第9章 串行通信接口模块
1
、略
2
、
128
预分频；
3.3V
。
CAP5
和
CAP6
过
（
1
）空闲线多处理器模式
空闲线多处理器协议中，每帧之间及每块之间均用空闲周期隔开。数据块间的空周期
为
10
个以上高电平位，数据帧之间的空闲周期则小于
10
个高电平位，而数据块的第一帧
是地址，该帧与后面的数据帧之间的空闲周期则小于
10
位
.
(2)
地址位多处理器模式
地址位多处理器协议的帧格式中有一个紧跟在最后一个数据后面的地址位。在数据块
的第一帧中地址位被置为
1
，在其他帧中被置为
0
。数据块中各帧间用空闲周期隔开。
3
、
*SCICCR=0x7;
*SCICTL1=0x13;
*SCICTL2=0x3;
*SCIHBAUD=0x00;
*SCILBAUD=0x2B;
*SCICTL1|=0x20;
*SCIPRI=0x60;
*MCRA=0x3;
4
、空闲线；地址位
5
、
2.5Mbps
6
、空闲线多处理器协议；地址位多处理器协议
7
、中断；查询。
8
、奇偶错误；超限错误；帧错误；间断检测错误
9
、
C
第10章 A/D转换模块
1
、
排序器
1
：
EVA
、软件和外部引脚
排序器
2
：
EVB
和软件
2
、
AD
转换分为
5
个阶段
3
、
⑴中断模式
1
：每当转换结束时（
EOS
到来时）产生中断请求；一般用于连续自动排
序模式或启动
/
停止模式时，两个序列的采样通道个数不相等的情况。
⑵中断模式
2
：每隔一次转换结束（第二次
EOS
信号到来）时产生中断请求。一般适
用于启动
/
停止模式时两个序列的采样个数相等的情况。
4
、
在校准模式下，
ADC
模块由
ADCTRLl
寄存器的
D2
～
D1
位选择对参考电压高电平输
入端
V
REFHI
、低电平输入端
V
REFLO
或它们的中间值进行转换，并将转换结果保存在校准寄
存器
CALIBRATION
中；校准转换结束后，
ADCTRL2
的
INT_FLAG_SEQl
位被置
1
，若
中断被使能将产生中断。
5
、
⑴启动时序同步；
⑵采样时间；
⑶转换时间；
⑷结束转换时间；
⑸序列转换完成后设置标志位时间。
6
、
自测模式用来检测
倍。在采样周期的前半
到
ADC
转换器的输入；
的输入。
7
、略
8
、
16
；
10
9
、
2
；
8
；
1
；
2
；
1
、略
2
、主动模式和从动
区别：主动模式下，
线接收时钟
3
、
⑴无延时的下降
⑵有延时的下降
⑶无延时的上升
⑷有延时的上升
4
、
⑴主控制器发送数据，
⑵主控制器发送数据，
⑶主控制器发送
5
、
5
；中断使能位；中断标
择位
6
、
125
；
4
；
1/4
7
、中断；查询
8
、左；右
ADC
引脚的
部分，除了用
在采样周期
序器；级
第11章
模式
SPICLK
向串行总线
从控制器发送
从控制器发送数据；
数据，从控制
志位；
/
开路。在这种情况下，采样周期为正常模式的两
的模拟输入信号外，
VREFHI
或
VREFLO
被接
半部分，只有用户提供的信号被接到
ADC
转换器
序器
提供时钟；从动模式下，
SPICLK
从串行总
伪数据；
超时中断标志位；超时中断使能位；中断优先级选
短路
户提供
的后
双排联排
串行外设接口模块
沿
沿
沿
沿
伪器发送数据。
第12章 CAN控制器模块
1
、简述
TMS320F240x
系列
DSP CAN
总线的特点。
2
、如何理解
TMS320LF2407
中
CAN
总线模块的自测试模式。
3
、简述如何设置
CAN
总线通信的波特率。
4
、
0
～
8
；
6
；
2
；
MBOX0, 1
；
2
；
MBOX4, 5
；
2
；
MBOX2, 3
5
、邮箱中断；错误中断
第13章
略
TMS320LF240x应用系统设计
2024年5月18日发(作者：衣晓灵)
第1章 TMS320LF240x DSP概述
1
、通用
I/O
接口、串行接口、串行外设接口、
CAN
总线接口、外部总线接口、模数
转换接口
2
、事件管理器模块、模数转换模块、串行通信模块、串行外设接口模块、
CAN
总线
模块
3
、高
4
、
10
；
500ns
5
、
32
；
0000-0FFFFH
6
、
NMI
7
、
192
；
64KW
的程序存储器空间；
64KW
的数据存储器空间；
64KW
的
I/O
寻址空
间
8
、
3.3
；
3.3
9
、数据存储器
10
、低；低；低
11
、
16
12
、
40MHz
；
25ns
13
、
32KW
；
16
；
16
第2章 TMS320LF240x DSP内部资源介绍
1
、两级
2
、取指，译码，取操作数，执行
3
、
PM = 00
：乘积不移位即送到
CALU
或数据存总线；
PM = 01
：将乘积左移
1
位，这对实现小数算术运算或小数乘积的调整非常有用；
PM = 10
：将乘积左移
4
位，这对实现小数算术运算或小数乘积的调整非常有用；
PM = 11
：可使乘积右移６位
4
、程序计数器、程序地址寄存器、堆栈、微堆栈和重复计数器
5
、输入定标部分把来自存储器的
16
位数据移位调整后送到
32
位的
CALU
6
、由中央算术逻辑单元（
CALU
）、
32
位累加器（
ACC
）和输出数据定标移位器组成
7
、当相减产生借位，相加不产生进位时，进位位
C
被清
0
；当相加产生进位，相减
不产生借位时，进位位
C
被置
1
8
、
INTR
，
NMI
，
TRAP
9
、硬件非屏蔽中断和软件非屏蔽中断
10
、
BLDD
、
BLPD
、
MAC
、
MACD
、
TBLR
和
TBLW
11
、事件管理器模块、模数转换模块、串行通信模块、串行外设接口模块、
CAN
总线
模块
12
、外设同步接口时间、
CPU
响应时间和
ISR
转移时间
13
、输入定标部分；乘法部分；中央算术逻辑部分；辅助寄存器算术单元和状态寄存
器
14
、
8
；
400
个
15
、
1
；
16
16
、
64
；
0000-0FFFFH
17
、
8
18
、低
19
、
16
；
3
；程序存储器
64KW
﹑数据存储器
64KW
和输入
/
输出空间
64KW
20
、
3
；
B0
、
B1
、
B2
21
、
B0
22
、
544
23
、
512
；
0-511
24
、复位中断
25
、
0400-047FH
26
、
6
27
、
16×16
；
1
；
32
28
、
A
29
、
A
30
、
D
31
、
D
32
、
A
33
、
A
第3章 TMS320LF240x寻址方式和指令系统
寻址方式和
指令系统
1
、
三种寻址方式：立即寻址、直接寻址和间接寻址
立即寻址：
RPT #99
直接寻址：
ADD 9H, 5
间接寻址：
ADD *+, 8, AR4
2
、
LAR AR0,#60H
LARP 0
LACC *,8
SACH *
OR *+
SACL *
3
、
LAR AR0,#60H
LAR AR1,#7
LARP #0
LACC #0
LOOP:ADD *+,AR1
BANZ LOOP, AR0
LAR AR0,#6EH
SACL *+
SACH *
4
、运用汇编语言编程实现将数据存储器
0060H-006FH
的内容传送到第四页的
0070H-007FH
数据存储器中。
LAR AR0,#60H
LAR AR1,#270H
LAR AR2,#15
LARP #0
LOOP:LACL *+,AR1
SACL *+,AR2
BANZ LOOP, AR0
5
、
START
：
SETC XF
RTP #99
NOP
CLRC XF
RTP #99
NOP
B START
第5章 TMS320LF240x总线扩展
1
、略
2
、
ioport
关键字含义：定义由数据总线和地址总线扩展的外部
I/O
口
例如：
ioport unsigned int port0000;
由数据总线和地址总线扩展的外部
I/O
口地址是
0x0000
3
、
改进的哈佛；三；
16
；程序地址总线、数据读地址总线和数据写地址总线
4
、
D
5
、
A
6
、
A0
～
A15
I/O0
～
I/O15
CE
OE
WE
IS61LV6416
LB
UB
NC
GND
V
DD
+3.3V
A0
～
A15
D0
～
D15
DS
OE
WE
TMS320LF2407
数据存储器扩展
A0
～
A15
I/O0
～
I/O15
CE
OE
WE
IS61LV6416
LB
UB
NC
GND
V
DD
+3.3V
A0
～
A15
D0
～
D15
PS
OE
WE
TMS320LF2407
程序存储器扩展
第6章 看门狗定时器模块
1
、
*WDKEY=0x55;
*WDKEY=0xAA;
2
、简述看门狗（
WD
）定时器的工作原理及作用。
看门狗定时器模块用来监视软件和硬件操作，在软件进入不正确的循环或
CPU
出现
暂时性异常时，
WD
定时器溢出以产生一个系统复位。大多数芯片的异常操作和
CPU
非正
常工作的情况，都能通过看门狗的功能清除和复位。因此，看门狗的监视功能可增强
CPU
的可靠性，以确保系统运行的安全和稳定。
3
、先写入
55H
，在写入
AAH
；
3.28ms
4
、
8
第7章 数字输入/输出模块
1
、
MCRx
（
x=A
、
B
、
C
）相应的位是
1
，设置成特殊功能；
MCRx
应的位是
0
，设置成
I/O
功能。
2
、
PxDATDIR
（
x=A
、
B
、
C
、
D
、
E
、
F
）
高
8
位：
0
：配置相应的引脚为输入方式。
1
：配置相应的引脚为输出方式。
低
8
位：
高
8
位为
0
，即为输入方式
0
读相应引脚的值为低电平。
1
读相应引脚的值为高电平。
低
8
位：
高
8
位为
1
，即为输出方式：
0
置相应引脚的输出为低电平。
1
置相应引脚的输出为高电平。
3
、参照图
7.2
，运用
GPIO
设计
8
个独立式键盘和
8
个
LED
发光管。
4
、
*MCRA=0x07;
* PADATDIR=0xF8F8;
* PBDATDIR=0x00;
5
、
6
；
A
、
B
、
C
、
D
、
E
、
F
口；
40
6
、
6
；输入还是输出
第8章 事件管理器模块
1
、两列正交输入脉冲的两个边沿都被正交编码脉冲电路计数，因此产生的时钟频率
是每个输入序列的
4
倍，并把这个时钟作为通用定时器
2
或
4
的输入时钟。
x=A
、
B
C
）相（、
2
、连续增减计数模式与定向增减计数模式的主要区别是：连续增减计数模式下计数
方向不受引脚
TDIRA
的状态影响
3
、死区单元用于保证在任何情况下，每个比较单元相关的
2
路
PWM
输出，控制一
对正向导通和负向导通设备时没有重叠，即在一个器件未完全关断时，另一个器件不导通
4
、上溢、下溢、比较匹配、周期匹配
5
、通用定时器
GP
、比较单元、捕获单元
CAP
及正交编码脉冲电路
QEP
6
、
3
，分别是中断组
A
，
B
，
C
7
、停止
/
保持模式、连续增计数模式、连续增减计数模式、定向增减计数模式
8
、
⑴不知道捕获对象宽度时，应尽量使定时器定时最长，如不倍频或
⑵如超过
DSP
的最大捕获时间，则用定时器溢出的方法再加软件计数；
⑶
TMS320F2407
为
3.3V
供电，因此捕获引脚输入电平应不超
9
、
*GPTCONA=0x41;
*T1PR=0x4000;
*T1CMPR=0x1000;
*T1CNT=0x0;
*T1CON=0x0F4E;
10
、
参照
8.2.7
节通用定时器的周期性中断实例
11
、连续增减计数模式；连续增计数模式
12
、非对称的脉宽调制波形和对称的脉宽调制波形
13
、
0
～
16
14
、
1
15
、
16
；
2
；顶层栈；底层栈
16
、
2
或
4
；定向增
/
减计数模式
17
、上升沿；下降沿；上升或下降沿
18
、输入捕获引脚；捕获；
2
；
4
；定向增
/
减计数；正交编码脉冲电路
19
、
4
；
16
；
65536
20
、
3
；
4
21
、
1/4
22
、
6
；
1
、
2
和
3
；
CAPl
、
CAP2
和
CAP3
；
4
、
5
和
6
；
CAP4
、
23
、
6
；
16
；
2
；
2
；
2
个
CPU
第9章 串行通信接口模块
1
、略
2
、
128
预分频；
3.3V
。
CAP5
和
CAP6
过
（
1
）空闲线多处理器模式
空闲线多处理器协议中，每帧之间及每块之间均用空闲周期隔开。数据块间的空周期
为
10
个以上高电平位，数据帧之间的空闲周期则小于
10
个高电平位，而数据块的第一帧
是地址，该帧与后面的数据帧之间的空闲周期则小于
10
位
.
(2)
地址位多处理器模式
地址位多处理器协议的帧格式中有一个紧跟在最后一个数据后面的地址位。在数据块
的第一帧中地址位被置为
1
，在其他帧中被置为
0
。数据块中各帧间用空闲周期隔开。
3
、
*SCICCR=0x7;
*SCICTL1=0x13;
*SCICTL2=0x3;
*SCIHBAUD=0x00;
*SCILBAUD=0x2B;
*SCICTL1|=0x20;
*SCIPRI=0x60;
*MCRA=0x3;
4
、空闲线；地址位
5
、
2.5Mbps
6
、空闲线多处理器协议；地址位多处理器协议
7
、中断；查询。
8
、奇偶错误；超限错误；帧错误；间断检测错误
9
、
C
第10章 A/D转换模块
1
、
排序器
1
：
EVA
、软件和外部引脚
排序器
2
：
EVB
和软件
2
、
AD
转换分为
5
个阶段
3
、
⑴中断模式
1
：每当转换结束时（
EOS
到来时）产生中断请求；一般用于连续自动排
序模式或启动
/
停止模式时，两个序列的采样通道个数不相等的情况。
⑵中断模式
2
：每隔一次转换结束（第二次
EOS
信号到来）时产生中断请求。一般适
用于启动
/
停止模式时两个序列的采样个数相等的情况。
4
、
在校准模式下，
ADC
模块由
ADCTRLl
寄存器的
D2
～
D1
位选择对参考电压高电平输
入端
V
REFHI
、低电平输入端
V
REFLO
或它们的中间值进行转换，并将转换结果保存在校准寄
存器
CALIBRATION
中；校准转换结束后，
ADCTRL2
的
INT_FLAG_SEQl
位被置
1
，若
中断被使能将产生中断。
5
、
⑴启动时序同步；
⑵采样时间；
⑶转换时间；
⑷结束转换时间；
⑸序列转换完成后设置标志位时间。
6
、
自测模式用来检测
倍。在采样周期的前半
到
ADC
转换器的输入；
的输入。
7
、略
8
、
16
；
10
9
、
2
；
8
；
1
；
2
；
1
、略
2
、主动模式和从动
区别：主动模式下，
线接收时钟
3
、
⑴无延时的下降
⑵有延时的下降
⑶无延时的上升
⑷有延时的上升
4
、
⑴主控制器发送数据，
⑵主控制器发送数据，
⑶主控制器发送
5
、
5
；中断使能位；中断标
择位
6
、
125
；
4
；
1/4
7
、中断；查询
8
、左；右
ADC
引脚的
部分，除了用
在采样周期
序器；级
第11章
模式
SPICLK
向串行总线
从控制器发送
从控制器发送数据；
数据，从控制
志位；
/
开路。在这种情况下，采样周期为正常模式的两
的模拟输入信号外，
VREFHI
或
VREFLO
被接
半部分，只有用户提供的信号被接到
ADC
转换器
序器
提供时钟；从动模式下，
SPICLK
从串行总
伪数据；
超时中断标志位；超时中断使能位；中断优先级选
短路
户提供
的后
双排联排
串行外设接口模块
沿
沿
沿
沿
伪器发送数据。
第12章 CAN控制器模块
1
、简述
TMS320F240x
系列
DSP CAN
总线的特点。
2
、如何理解
TMS320LF2407
中
CAN
总线模块的自测试模式。
3
、简述如何设置
CAN
总线通信的波特率。
4
、
0
～
8
；
6
；
2
；
MBOX0, 1
；
2
；
MBOX4, 5
；
2
；
MBOX2, 3
5
、邮箱中断；错误中断
第13章
略
TMS320LF240x应用系统设计