2024年5月22日发(作者：牢芷若)
硬盘播放器音频解码电路的设计
张凯;王海滨;易鹏飞;唐赞;甘凤萍
【摘 要】To satisfy the high quality audio requirement of ultra high
definition(UHD)code stream instruments,a high per⁃formance audio
decoding circuit based on digital audio receiver CS8416 and audio
digital⁃to⁃analog(D/A)converter CS4398 is proposed. The circuit is mainly
comprised of digital audio receiving circuit,stereo D/A conversion
circuit,analog signal condi⁃tioning circuit and mute circuit. The decoder
can support the decoding of AES/EBU and S/PDIF audio data(up to 24 bits
and 192 kHz). The structure of the proposed mute circuit is simple,and the
clicks and pops during switch can be restrained effectively.%为满足超高清码
流仪高品质的音频效果需求，设计了一种基于数字音频接收器CS8416和音频数/
模转换器CS4398的高性能音频解码电路。该解码电路主要由数字音频接收电路、
立体声数/模转换电路、模拟信号调理电路以及开关机静噪电路四部分组成。最高
支持24位、192 kHz采样频率的AES/EBU和S/PDIF音频数据的解码，设计的
开关机静噪电路结构简单，能有效地抑制开关机时的冲击噪声。
【期刊名称】《现代电子技术》
【年(卷),期】2015(000)005
【总页数】3页(P77-79)
【关键词】超高清码流仪;音频解码;AES/EBU;S/PDIFT
【作 者】张凯;王海滨;易鹏飞;唐赞;甘凤萍
【作者单位】西华大学 电气信息学院，四川 成都 610039;西华大学 电气信息学院，
四川 成都 610039;西华大学 电气信息学院，四川 成都 610039;西华大学 电气信
息学院，四川 成都 610039;西华大学 电气信息学院，四川 成都 610039
【正文语种】中 文
【中图分类】TN912-34
0 引 言
LG电子在2012年德国柏林国际消费类电子产品展览会（IFA）推出了世界上首台
4K超高清电视（UH⁃DTV）——LM9600[1]。随后各大企业纷纷推出4K电视，
电视发展进入了一个全新的阶段。4K电视的发展离不开片源的支持，这就促使了
超高清码流仪的诞生。最新的超高清码流仪可以看作是超高清播放器和HDMI分
配器的组合，其不仅支持高码率视频解码还具备多路HDMI输出，可以同时带动
多台UHDTV。
人们在追求极限分辨率的同时也对电视的音效提出了更高的要求，超高清码流仪除
了具备输出高分辨率视频信号的功能外，还应该拥有强大的音频解码能力[2]。针
对这种情况，本文提出一种用于超高清码流仪的音频解码电路。最高支持24位、
192 kHz采样频率的AES/EBU或S/PDIF音频数据的解码，并具备开关机静噪功
能。该解码电路采用硬件模式进行配置，结构简单，可靠性高，成本低廉，可广泛
应用于超高清码流仪及播放器中。
1 总体方案设计
本文提出的解码电路结构框图如图1所示。设计中采用数字音频接收器对
AES/EBU或S/PDIF音频数据流进行接收和解码，同时从音频流中产生纯净的时
钟信号。解码后的音频数据通过I2S总线发送给立体声数/模转换器，数/模转换后，
信号调理电路对音频信号进行低通滤波和差分⁃单端转换。最终获得的高质量模拟
电压信号经开关机静噪电路后由RCA接口输出[3]。
图1 解码电路结构框图
2 设计实现
2.1 数字音频接收电路
根据前节所述的系统设计方案，选用Cirrus Logic公司的数字音频接收器CS8416
进行音频解码。该芯片兼容 EIAJ CP1201，IEC⁃60958，AES3和 S/PDIF标准，
采样频率范围为32～192 kHz。该部分电路如图2所示。
串行数字音频信号由RCA接口输入，经74HC04构成的反相器链放大整形后送给
CS8416。CS8416对接收到的数据进行解码转换，并重建时钟。解码后的音频数
据通过I2S总线发送给后续的数/模转换电路[4]。
在本设计中，CS8416工作在硬件控制模式，故SDOUT通过47 kΩ电阻下拉至
地。芯片复位后，CS8416通过检测各控制引脚的电平以确定工作状态。芯片控制
引脚的配置如表1所示[5]。
表1 CS8416控制引脚的配置引脚名RCBL AUDIO C U 96 kHz NV/RERR上拉/
下拉上拉下拉上拉下拉下拉上拉功能帧同步和时钟信号由CS8416提供输出数据
格式为I2S，24位输出数据格式为I2S，24位以256倍FS重建时钟关闭预加重
解码出错时报警
2.2 立体声数/模转换电路
音频数据的数/模转换由Cirrus Logic公司的24位、192 kHz立体声D/A转换器
CS4398实现，CS4398采用 Delta⁃Sigma结构，信噪比为120 dB，总谐波失真
+噪声（THD+N）为-107 dB，D/A转换电路如图3所示。
解码后的I2S音频数据通过33 Ω缓冲电阻输入CS4398。CS4398设定为工作在
硬件控制模式，其工作状态由控制引脚的电平决定，CS4398控制引脚的配置如表
2所示。
表2 CS4398控制引脚的配置引脚名M0 M1 M2 M3电平1 0 1 1功能输入数据
格式为I2S，24位输入数据格式为I2S，24位采样频率为100～200 kHz采样频
率为100～200 kHz
图3中，R6，R7，R12～R14和Q1，Q2构成静音电路，以降低无关噪声和提高
信噪比。由于左右声道信号的处理电路相同，故在本节和下节中以左声道电路为例
进行阐述。
2.3 模拟信号调理电路
模拟信号调理电路对数/模转换后得到的模拟音频信号进行低通滤波和差分⁃单端转
换，以消除共模误差和降低Delta⁃Sigma调制器产生的带外噪声[6]，电路如图4
所示。
图2 数字音频接收电路
图3 立体声数/模转换电路
图4 模拟信号调理电路
电路中的运算放大器使用低噪声运放NE5532，U4A及其外围元件构成一个差分
输入的二阶巴特沃斯低通滤波器，滤波后信号通过由U4B和R19，R23构成的反
相电路后经隔直电容输出至开关机静噪电路。
2.4 开关机静噪电路
在系统上电时，由于开关机静噪电路的延时作用，解码电路在芯片正常工作后才输
出信号；在系统关机时，开关机静噪电路迅速切断信号输出线路，由此消除在芯片
启动过程中产生的噪声和开关机冲击噪声。电路如图5所示。
图5 开关机静噪电路
220 V交流电经降压、整流和滤波后供给继电器K1的线圈，由于继电器线圈同时
具有电阻和电感特性，相当于增加了一级滤波，故虽然C34的容值较小，但继电
器也能获得较稳定的工作电压，这也为关机时的迅速放电奠定了基础。在系统上电
时，待电源芯片正常工作后R10才能获得+5 V的供电，Q3才会导通，继而继电
器吸合，音频信号输出线路接通。在关机时，由于C34的容值较小，继电器线圈
迅速放电，继电器触点快速断开，音频信号输出线路切断，由此实现开关机静噪的
功能。
3 系统测试
系统实物如图6所示，由于解码芯片及数/模转换芯片均工作在硬件控制模式，故
在本设计方案中无需繁琐的软件设计，简化了电路结构。
图6 音频解码电路实物
测试时，利用网影K8超高清码流仪作为信号源，S/PDIF音频信号从其主板引出，
通过RCA接口与本文设计的解码电路相连。图7和图8分别为解码后获得的位时
钟SCLK和串行音频数据SDATA的波形。
由图7和图8可以看出，解码电路成功实现了S/PDIF格式串行音频数据的解码。
随后将该电路接入专业音响系统进行实际试听，解码后音质清晰，音色圆润，在设
备反复插拔电试验中无开关机冲击噪声出现。
图7 解码电路输出SCLK的波形
图8 解码电路输出SDATA的波形
4 结 语
本文设计了一种适用于超高清码流仪的高解析度音频解码电路，最高支持24位、
192 kHz采样频率的AES/EBU和S/PDIF音频数据的解码，并具备开关机静噪功
能，能有效地抑制开关机时的冲击噪声。该解码电路的核心芯片均工作在硬件控制
模式，简化了电路结构并降低了设计难度，从而提高了电路可靠性，降低了生产成
本，可广泛应用于高清码流仪、硬盘播放器、数字机顶盒以及各类视听设备中。
参考文献
[1]孔彬.4K电视最新发展动态研究[J].广播与电视技术，2013（11）：18⁃24.
[2]耿建平，何学良.基于SMP8653的高清播放机的设计与实现[J].电视技术，
2012，36（5）：26⁃30.
[3]全浩军，郭继昌，张涛.通用音频解码器验证系统设计与实现[J].电子技术应用，
2011，37（6）：84⁃90.
[4]张玮，刘宇，薛志远，等.基于SPI总线的DSP与音频编解码芯片的接口设计[J].
电子技术应用，2013，39（6）：31⁃33.
[5]冀宏斌，罗浩，徐兴.基于WM8741的音频解码器设计[J].电子设计工程，2009，
17（12）：118⁃120.
[6]GREEN notes for a 2⁃pole filter with differential
input[EB/OL].[2012⁃10⁃29].http：//.
2024年5月22日发(作者：牢芷若)
硬盘播放器音频解码电路的设计
张凯;王海滨;易鹏飞;唐赞;甘凤萍
【摘 要】To satisfy the high quality audio requirement of ultra high
definition(UHD)code stream instruments,a high per⁃formance audio
decoding circuit based on digital audio receiver CS8416 and audio
digital⁃to⁃analog(D/A)converter CS4398 is proposed. The circuit is mainly
comprised of digital audio receiving circuit,stereo D/A conversion
circuit,analog signal condi⁃tioning circuit and mute circuit. The decoder
can support the decoding of AES/EBU and S/PDIF audio data(up to 24 bits
and 192 kHz). The structure of the proposed mute circuit is simple,and the
clicks and pops during switch can be restrained effectively.%为满足超高清码
流仪高品质的音频效果需求，设计了一种基于数字音频接收器CS8416和音频数/
模转换器CS4398的高性能音频解码电路。该解码电路主要由数字音频接收电路、
立体声数/模转换电路、模拟信号调理电路以及开关机静噪电路四部分组成。最高
支持24位、192 kHz采样频率的AES/EBU和S/PDIF音频数据的解码，设计的
开关机静噪电路结构简单，能有效地抑制开关机时的冲击噪声。
【期刊名称】《现代电子技术》
【年(卷),期】2015(000)005
【总页数】3页(P77-79)
【关键词】超高清码流仪;音频解码;AES/EBU;S/PDIFT
【作 者】张凯;王海滨;易鹏飞;唐赞;甘凤萍
【作者单位】西华大学 电气信息学院，四川 成都 610039;西华大学 电气信息学院，
四川 成都 610039;西华大学 电气信息学院，四川 成都 610039;西华大学 电气信
息学院，四川 成都 610039;西华大学 电气信息学院，四川 成都 610039
【正文语种】中 文
【中图分类】TN912-34
0 引 言
LG电子在2012年德国柏林国际消费类电子产品展览会（IFA）推出了世界上首台
4K超高清电视（UH⁃DTV）——LM9600[1]。随后各大企业纷纷推出4K电视，
电视发展进入了一个全新的阶段。4K电视的发展离不开片源的支持，这就促使了
超高清码流仪的诞生。最新的超高清码流仪可以看作是超高清播放器和HDMI分
配器的组合，其不仅支持高码率视频解码还具备多路HDMI输出，可以同时带动
多台UHDTV。
人们在追求极限分辨率的同时也对电视的音效提出了更高的要求，超高清码流仪除
了具备输出高分辨率视频信号的功能外，还应该拥有强大的音频解码能力[2]。针
对这种情况，本文提出一种用于超高清码流仪的音频解码电路。最高支持24位、
192 kHz采样频率的AES/EBU或S/PDIF音频数据的解码，并具备开关机静噪功
能。该解码电路采用硬件模式进行配置，结构简单，可靠性高，成本低廉，可广泛
应用于超高清码流仪及播放器中。
1 总体方案设计
本文提出的解码电路结构框图如图1所示。设计中采用数字音频接收器对
AES/EBU或S/PDIF音频数据流进行接收和解码，同时从音频流中产生纯净的时
钟信号。解码后的音频数据通过I2S总线发送给立体声数/模转换器，数/模转换后，
信号调理电路对音频信号进行低通滤波和差分⁃单端转换。最终获得的高质量模拟
电压信号经开关机静噪电路后由RCA接口输出[3]。
图1 解码电路结构框图
2 设计实现
2.1 数字音频接收电路
根据前节所述的系统设计方案，选用Cirrus Logic公司的数字音频接收器CS8416
进行音频解码。该芯片兼容 EIAJ CP1201，IEC⁃60958，AES3和 S/PDIF标准，
采样频率范围为32～192 kHz。该部分电路如图2所示。
串行数字音频信号由RCA接口输入，经74HC04构成的反相器链放大整形后送给
CS8416。CS8416对接收到的数据进行解码转换，并重建时钟。解码后的音频数
据通过I2S总线发送给后续的数/模转换电路[4]。
在本设计中，CS8416工作在硬件控制模式，故SDOUT通过47 kΩ电阻下拉至
地。芯片复位后，CS8416通过检测各控制引脚的电平以确定工作状态。芯片控制
引脚的配置如表1所示[5]。
表1 CS8416控制引脚的配置引脚名RCBL AUDIO C U 96 kHz NV/RERR上拉/
下拉上拉下拉上拉下拉下拉上拉功能帧同步和时钟信号由CS8416提供输出数据
格式为I2S，24位输出数据格式为I2S，24位以256倍FS重建时钟关闭预加重
解码出错时报警
2.2 立体声数/模转换电路
音频数据的数/模转换由Cirrus Logic公司的24位、192 kHz立体声D/A转换器
CS4398实现，CS4398采用 Delta⁃Sigma结构，信噪比为120 dB，总谐波失真
+噪声（THD+N）为-107 dB，D/A转换电路如图3所示。
解码后的I2S音频数据通过33 Ω缓冲电阻输入CS4398。CS4398设定为工作在
硬件控制模式，其工作状态由控制引脚的电平决定，CS4398控制引脚的配置如表
2所示。
表2 CS4398控制引脚的配置引脚名M0 M1 M2 M3电平1 0 1 1功能输入数据
格式为I2S，24位输入数据格式为I2S，24位采样频率为100～200 kHz采样频
率为100～200 kHz
图3中，R6，R7，R12～R14和Q1，Q2构成静音电路，以降低无关噪声和提高
信噪比。由于左右声道信号的处理电路相同，故在本节和下节中以左声道电路为例
进行阐述。
2.3 模拟信号调理电路
模拟信号调理电路对数/模转换后得到的模拟音频信号进行低通滤波和差分⁃单端转
换，以消除共模误差和降低Delta⁃Sigma调制器产生的带外噪声[6]，电路如图4
所示。
图2 数字音频接收电路
图3 立体声数/模转换电路
图4 模拟信号调理电路
电路中的运算放大器使用低噪声运放NE5532，U4A及其外围元件构成一个差分
输入的二阶巴特沃斯低通滤波器，滤波后信号通过由U4B和R19，R23构成的反
相电路后经隔直电容输出至开关机静噪电路。
2.4 开关机静噪电路
在系统上电时，由于开关机静噪电路的延时作用，解码电路在芯片正常工作后才输
出信号；在系统关机时，开关机静噪电路迅速切断信号输出线路，由此消除在芯片
启动过程中产生的噪声和开关机冲击噪声。电路如图5所示。
图5 开关机静噪电路
220 V交流电经降压、整流和滤波后供给继电器K1的线圈，由于继电器线圈同时
具有电阻和电感特性，相当于增加了一级滤波，故虽然C34的容值较小，但继电
器也能获得较稳定的工作电压，这也为关机时的迅速放电奠定了基础。在系统上电
时，待电源芯片正常工作后R10才能获得+5 V的供电，Q3才会导通，继而继电
器吸合，音频信号输出线路接通。在关机时，由于C34的容值较小，继电器线圈
迅速放电，继电器触点快速断开，音频信号输出线路切断，由此实现开关机静噪的
功能。
3 系统测试
系统实物如图6所示，由于解码芯片及数/模转换芯片均工作在硬件控制模式，故
在本设计方案中无需繁琐的软件设计，简化了电路结构。
图6 音频解码电路实物
测试时，利用网影K8超高清码流仪作为信号源，S/PDIF音频信号从其主板引出，
通过RCA接口与本文设计的解码电路相连。图7和图8分别为解码后获得的位时
钟SCLK和串行音频数据SDATA的波形。
由图7和图8可以看出，解码电路成功实现了S/PDIF格式串行音频数据的解码。
随后将该电路接入专业音响系统进行实际试听，解码后音质清晰，音色圆润，在设
备反复插拔电试验中无开关机冲击噪声出现。
图7 解码电路输出SCLK的波形
图8 解码电路输出SDATA的波形
4 结 语
本文设计了一种适用于超高清码流仪的高解析度音频解码电路，最高支持24位、
192 kHz采样频率的AES/EBU和S/PDIF音频数据的解码，并具备开关机静噪功
能，能有效地抑制开关机时的冲击噪声。该解码电路的核心芯片均工作在硬件控制
模式，简化了电路结构并降低了设计难度，从而提高了电路可靠性，降低了生产成
本，可广泛应用于高清码流仪、硬盘播放器、数字机顶盒以及各类视听设备中。
参考文献
[1]孔彬.4K电视最新发展动态研究[J].广播与电视技术，2013（11）：18⁃24.
[2]耿建平，何学良.基于SMP8653的高清播放机的设计与实现[J].电视技术，
2012，36（5）：26⁃30.
[3]全浩军，郭继昌，张涛.通用音频解码器验证系统设计与实现[J].电子技术应用，
2011，37（6）：84⁃90.
[4]张玮，刘宇，薛志远，等.基于SPI总线的DSP与音频编解码芯片的接口设计[J].
电子技术应用，2013，39（6）：31⁃33.
[5]冀宏斌，罗浩，徐兴.基于WM8741的音频解码器设计[J].电子设计工程，2009，
17（12）：118⁃120.
[6]GREEN notes for a 2⁃pole filter with differential
input[EB/OL].[2012⁃10⁃29].http：//.