2024年6月3日发(作者：慈夏云)
电路组成及工作原理
四路竞赛抢答器总电路原理图如图1所示。
图1 四路竞赛抢答器原理图
1．抢答器电路原理：
如图2，IO1，IO2，IO3，IO4分别为抢答器按钮的输入端，开始抢答，假设IO1抢
答成功，通过四D触发器输出Q
1
=1，Q
1
’=0，而Q
2
’=Q
3
’=Q
4
’=1,通过四输入与非
门后，输出高电平，再经过反相器输出低电平，再经过两输入与非门，输出低电平，此时
四D触发器处于保持状态，并且其他按钮的输入不起作用，IO1的抢答信号被锁存。此时
LED1发光并且蜂鸣器发出响声。其他抢答按钮同理。
图2 抢答器部分电路图
2.计时电路原理：
计时电路为两片74LS160用置数法构成的31进制计数器，因为可以为了让答题者直
观的看到30S这个时间点，所以设置了31进制的计数器。两片的四个输入端均接低电平，
两片的输出端分别接七段译码管直接显示数字，高位的74LS160芯片的Q
1
Q
2
接到一个二
输入的与非门（U8A）输出到计数器的LD端、三输入与非门端、反相器端。输出到LD端
是为了构成31进制计数器，当高位变为3时，计数器置0。输出到三输入与非门（U9A）
和时钟脉冲、开关的电平信号一起输入到与非门中，这就是为什么能控制计时的开始与暂
停了，当开关输入低电平时，无论是否有时钟信号，时钟均不发生改变，此时时钟信号为
无效信号；而当开关输入高电平时，U8A输出也为高，因此，时钟信号为有效信号，因此，
凭借这样的类似锁存的电路，就可以控制计时的开始与暂停。而当时间到了30s时，U8A
输出为低电平，时钟信号又成为无效信号，时间被停止在30s，此时将U8A信号通过一个
反相器输出到蜂鸣器，蜂鸣器发出响声。
图3 计时器电路
3.555函数发生器：
输出高电平时间：T1=(R1+R2)Cln2
输出低电平时间：T2=R2Cln2
振荡周期：T=(R1+2R2)Cln2
图4 555函数发生器
2024年6月3日发(作者：慈夏云)
电路组成及工作原理
四路竞赛抢答器总电路原理图如图1所示。
图1 四路竞赛抢答器原理图
1．抢答器电路原理：
如图2，IO1，IO2，IO3，IO4分别为抢答器按钮的输入端，开始抢答，假设IO1抢
答成功，通过四D触发器输出Q
1
=1，Q
1
’=0，而Q
2
’=Q
3
’=Q
4
’=1,通过四输入与非
门后，输出高电平，再经过反相器输出低电平，再经过两输入与非门，输出低电平，此时
四D触发器处于保持状态，并且其他按钮的输入不起作用，IO1的抢答信号被锁存。此时
LED1发光并且蜂鸣器发出响声。其他抢答按钮同理。
图2 抢答器部分电路图
2.计时电路原理：
计时电路为两片74LS160用置数法构成的31进制计数器，因为可以为了让答题者直
观的看到30S这个时间点，所以设置了31进制的计数器。两片的四个输入端均接低电平，
两片的输出端分别接七段译码管直接显示数字，高位的74LS160芯片的Q
1
Q
2
接到一个二
输入的与非门（U8A）输出到计数器的LD端、三输入与非门端、反相器端。输出到LD端
是为了构成31进制计数器，当高位变为3时，计数器置0。输出到三输入与非门（U9A）
和时钟脉冲、开关的电平信号一起输入到与非门中，这就是为什么能控制计时的开始与暂
停了，当开关输入低电平时，无论是否有时钟信号，时钟均不发生改变，此时时钟信号为
无效信号；而当开关输入高电平时，U8A输出也为高，因此，时钟信号为有效信号，因此，
凭借这样的类似锁存的电路，就可以控制计时的开始与暂停。而当时间到了30s时，U8A
输出为低电平，时钟信号又成为无效信号，时间被停止在30s，此时将U8A信号通过一个
反相器输出到蜂鸣器，蜂鸣器发出响声。
图3 计时器电路
3.555函数发生器：
输出高电平时间：T1=(R1+R2)Cln2
输出低电平时间：T2=R2Cln2
振荡周期：T=(R1+2R2)Cln2
图4 555函数发生器