2024年3月13日发(作者：枝月朗)
PCA82C250相关资料
PCA82C250相关资料
一、PCA82C250的性能特点
(1)
完全符合“ISO 11898”标准；
(2)
高速（高达1兆字节每秒 ）；
(3)
总线保护，以防止在自动环境中瞬变；
(4)
斜率控制以降低射频干扰;
(5)
差分接收器具有宽的共模范围强的抗电磁干扰能力
(6) 热保护；
(7)
低电流待机模式；
(8) 无源节点不干扰总线；
(9) 可连接至少110节点。
二、的引脚介绍
DIP封装的PCA82C250的引脚排列见图1.1，其引脚功能描述见表1.1。
图1.1 PCA82C250
1
2
3
4
TXD
GND
Vcc
RXD
表1.1 DS18B20详细引脚功能描述
发送数据 5 Vref 参考电压输出
接地 6 CANL 低电位总线电压
工作电压 7 CANH 高电位总线电压
接收数据 8 Rs 斜率电阻输入
三、DS18B20的内部结构
- 1 -
PCA82C250相关资料
DS18B20的内部结构框图如图1.2所示：
图1.2 DS18B20内部结构图
PCA82C250/251 收发器的典型协议控制器通过串行数据输出线TX和串行数
据输入线RX连接到收发器收发器通过有差动发送和接收功能的两个总线终端
CANH和CANL连接到总线电缆输入Rs用于模式控制参考电压输出VREF的输出电
压是额定VCC的0.5倍其中收发器的额定电源电压是 5V .
协议控制器输出一个串行的发送数据流到收发器的TxD引脚内部的上拉功能将
TxD输入设置成逻辑高电平也就是说总线输出驱动器默认是被动的在隐性状态
中CANH和CANL输入通过典型内部阻抗是17k的接收器输入网络偏置到2.5V 的
额定电压另外如果TxD是逻辑低电平总线的输出级将被激活在总线电缆上产生
一个显性的信号电平输出驱动器由一个源输出级和一个下拉输出级组成CANH连
接到源输出级CANL连接到下拉输出级在显性状态中CAN_H的额定电压是3.5V，
CAN_L是1.5V .
如果位速率很高例如高于500kbit/s则应考虑使用延迟小于40ns的高速光耦，
譬如:HCPL-7101.
如果没有一个总线节点传输一个显性位总线处于隐性状态即网络中所有 TxD
输入是逻辑高电平另外如果一个或更多的总线节点传输一个显性位即至少一个
TxD输入是逻辑低电平则总线从隐性状态进入显性状态线与功能.
接收器的比较器将差动的总线信号转换成逻辑信号电平并在RxD输出接收到
的串行数据流传送到总线协议控制器译码接收器的比较器总是活动的也就是说
- 2 -
PCA82C250相关资料
当总线节点传输一个报文时它同时也监控总线这就要求有诸如安全性和支持非
破坏性逐位竞争CAN策略一些控制器提供一个模拟的接收接口RX0 RX1 RX0 一
般需要连接到RxD输出RX1需要偏置到一个相应的电压电平这可以通过 VREF输
出或一个电阻电压分配器实现.
收发器直接连接到协议控制器及其应用电路如果需要电流隔离光耦可以放置
在收发器和协议控制器之间,使用光耦时要注意选择正确的默认状态特别是在隔
开的协议控制器电路一边没有上电时这种情况下连接到TxD的光耦应该是暗 的
即LED关断 ,当光耦是断开暗时收发器的TxD,输入是逻辑高电平,可以达到自动
防故障的目的.使用光耦还要考虑到将Rs模式控制输入连接到高电平有效的复
位信号,例如当本地收发器电源电压在斜率上升和下降过程中没有准备好的情况
下 禁能收发器.
然而在协议控制器和收发器之间使用光耦通常会增加总线节点的循环延迟 信
号在每个节点要从发送和接收路径通过这些器件两次这将减少位速率给定时可
使用的最大的总线长度 这在计算由于CAN网络中的传播延迟而造成限制可以使
用的最大总线长度时要考虑.
- 3 -
2024年3月13日发(作者：枝月朗)
PCA82C250相关资料
PCA82C250相关资料
一、PCA82C250的性能特点
(1)
完全符合“ISO 11898”标准；
(2)
高速（高达1兆字节每秒 ）；
(3)
总线保护，以防止在自动环境中瞬变；
(4)
斜率控制以降低射频干扰;
(5)
差分接收器具有宽的共模范围强的抗电磁干扰能力
(6) 热保护；
(7)
低电流待机模式；
(8) 无源节点不干扰总线；
(9) 可连接至少110节点。
二、的引脚介绍
DIP封装的PCA82C250的引脚排列见图1.1，其引脚功能描述见表1.1。
图1.1 PCA82C250
1
2
3
4
TXD
GND
Vcc
RXD
表1.1 DS18B20详细引脚功能描述
发送数据 5 Vref 参考电压输出
接地 6 CANL 低电位总线电压
工作电压 7 CANH 高电位总线电压
接收数据 8 Rs 斜率电阻输入
三、DS18B20的内部结构
- 1 -
PCA82C250相关资料
DS18B20的内部结构框图如图1.2所示：
图1.2 DS18B20内部结构图
PCA82C250/251 收发器的典型协议控制器通过串行数据输出线TX和串行数
据输入线RX连接到收发器收发器通过有差动发送和接收功能的两个总线终端
CANH和CANL连接到总线电缆输入Rs用于模式控制参考电压输出VREF的输出电
压是额定VCC的0.5倍其中收发器的额定电源电压是 5V .
协议控制器输出一个串行的发送数据流到收发器的TxD引脚内部的上拉功能将
TxD输入设置成逻辑高电平也就是说总线输出驱动器默认是被动的在隐性状态
中CANH和CANL输入通过典型内部阻抗是17k的接收器输入网络偏置到2.5V 的
额定电压另外如果TxD是逻辑低电平总线的输出级将被激活在总线电缆上产生
一个显性的信号电平输出驱动器由一个源输出级和一个下拉输出级组成CANH连
接到源输出级CANL连接到下拉输出级在显性状态中CAN_H的额定电压是3.5V，
CAN_L是1.5V .
如果位速率很高例如高于500kbit/s则应考虑使用延迟小于40ns的高速光耦，
譬如:HCPL-7101.
如果没有一个总线节点传输一个显性位总线处于隐性状态即网络中所有 TxD
输入是逻辑高电平另外如果一个或更多的总线节点传输一个显性位即至少一个
TxD输入是逻辑低电平则总线从隐性状态进入显性状态线与功能.
接收器的比较器将差动的总线信号转换成逻辑信号电平并在RxD输出接收到
的串行数据流传送到总线协议控制器译码接收器的比较器总是活动的也就是说
- 2 -
PCA82C250相关资料
当总线节点传输一个报文时它同时也监控总线这就要求有诸如安全性和支持非
破坏性逐位竞争CAN策略一些控制器提供一个模拟的接收接口RX0 RX1 RX0 一
般需要连接到RxD输出RX1需要偏置到一个相应的电压电平这可以通过 VREF输
出或一个电阻电压分配器实现.
收发器直接连接到协议控制器及其应用电路如果需要电流隔离光耦可以放置
在收发器和协议控制器之间,使用光耦时要注意选择正确的默认状态特别是在隔
开的协议控制器电路一边没有上电时这种情况下连接到TxD的光耦应该是暗 的
即LED关断 ,当光耦是断开暗时收发器的TxD,输入是逻辑高电平,可以达到自动
防故障的目的.使用光耦还要考虑到将Rs模式控制输入连接到高电平有效的复
位信号,例如当本地收发器电源电压在斜率上升和下降过程中没有准备好的情况
下 禁能收发器.
然而在协议控制器和收发器之间使用光耦通常会增加总线节点的循环延迟 信
号在每个节点要从发送和接收路径通过这些器件两次这将减少位速率给定时可
使用的最大的总线长度 这在计算由于CAN网络中的传播延迟而造成限制可以使
用的最大总线长度时要考虑.
- 3 -