2024年3月31日发(作者：鲁沙羽)
可编程逻辑器件PLD(Programmable Iogic Devices)是一种由用户编程来实现某种
逻辑功能的新型逻辑器件，是专用集成电路。ASIC的一个重要分支，属于通用型半定制电
路。与中小规模通用型集成电路相比，PLD具有集成度高、速度r陕、功耗小、高可靠性
等优点，与大规模专用集成电路相比，PLD具有设计周期短、成本比较低、风险小、使用
灵活、易于修改等优势，因此，PLD应用普遍，发展非常迅速。
就结构特点而言，PLD可分为两类：阵列型PLD与现场可编程门阵列FPGA，而阵列
型PLD又可分为简单PLD和复杂PLD两种．下面分别进行介绍。
1．简单PLD
简单PLD的基本结构框图如附图所示。简单PID主要由输入电路、与阵列、或阵列和
输出电路等四部分组成。与阵列和或阵列是核心，与阵列用来产生乘积项，或阵列用来产
生乘积项之和形式的函数。输入电路由缓冲器组成，可产生输入变量的原变量和反变量。
输出电路可以提供不同的输出方式，如组合输出、时序输出或可编程结构，输出端口通常
带有三态门，且输出信号可以通过内部通道反馈到输入端。 简单PLD有PROM、PLA、
PAL、GAL等四种类型。PROM(可编程只读存储器)的与阵列为全译码形式的固定电路，
其或阵列可编程。PROM阵列规模大、速度低，主要用作存储器。PLA(可编程逻辑阵列)
具有可编程与阵列和可编程或阵列，结构最灵活。PLA阵列规模较小，芯片的利用率较高，
但编程复杂，故并未得到广泛的应用。PAL(可编程阵列逻辑)和GAL (通用阵列逻辑)均为或
阵列固定、与阵列可编程结构。PAL采用熔丝编程方式，双极型工艺，工作速度快、输出
结构种类多、设计灵活。GAL是在PAL基础上改进发展而来的，GAL采用CMOS工艺制
造，可反复编程，数据可长期保存。GAL与PAL的最大差别在于GAL具有灵活的、可编
程的输出结构——OLMC(输出逻辑宏单元)。PAL的输出结构是固定的，芯片型号选定后，
其输出结构也就选定了，而GAL虽只有三种基本型号，但通过对OLMC编程，可形成各
种输出方式，因而可代替数十种PAL器件。由于GAL可以取代大部分SSI、MSI和PAL
器件，故在20世纪80年代得到广泛应用。
2．复杂PLD
PAL和GAL属于低密度PLD，电路规模小，难于实现复杂的逻辑功能。随着电路集成
工艺的提高，相继出现了各种高密度的复杂PLD(HDPLD)，如EPLD、CPLD等。
EPLD(可擦除、可编程逻辑器件)采用CMOS和UVEPROM工艺制作，集成度高、设
计更灵活，但内部互连能力比较弱。CPLD(复杂可编程逻辑器件)是在EPLD的基础上发展
起来的，CPLD采用CMOS工艺，增加了内部连线，比EPLD性能更好，其发展非常迅速。
EPLD／CPLD基本结构与PAL和GAL相同，但集成度更高，具有更多的输入信号、乘积
项，且具有内部逻辑宏单元。若干个内部逻辑宏单元构成一个逻辑块，每个逻辑块相当于
一片PLD，这些逻辑块可以用可编程内部连线来实现相互间的联系，其结构设计更加合理，
因而有效地节约了硅片使用面积，提高了性能，降低了成本。大多数EPLD、CPLD器件中
至少包括三大模块：可编程逻辑宏单元、可编程I／0单元、可编程内部连线，下面分别介
绍。
(1)可编程逻辑宏单元
可编程宏单元又称内部逻辑宏单元，主要包括与或阵列、可编程触发器和多路选择器
等电路，能独立地配置为时序或组合工作方式。EPLD／CPLD的许多优点部反映在逻辑宏
单元上。其主要特点如下：
1)多触发器结构和隐埋触发器结构
EPLD／CLPD的宏单元内通常有两个以上的触发器。其中一个触发器与输出端相连，
其余的触发器的输出虽不与输出端相连，但可以通过相应的缓冲电路反馈到与阵列，与别
的触发器一起构成较复杂的时序电路。这些不与输出端相连的触发器称为隐埋触发器。对
于EPLD／CLPD器件来说，在引脚有限的情况下可以增加触发器的数目，从而达到增加器
件内部资源的目的。
2)乘积项共享结构
PAL和GAL的或门的输入乘积项最多为7个或8个，要实现多于8个乘积的“与或”
逻辑函数时，必须将“与或”函数表达式进行逻辑变换。在EPLD／CPLD中，如果输出表
达式的与项较多，对应的或门输入端不够用时，可以借助可编程开关将同一单元或其他单
元中的或门联合起来使用，或者将宏单元中未用的乘积项提供给其他宏单元使用或共享。
3)异步时钟和时钟选择
在EPLD／CPLD中，各触发器的时钟可以异步工作，有些器件中触发器的时钟还可以
通过数据选择器或时钟网络进行选择。此外，逻辑宏单元内触发器的异步清零和异步置位
也可以用乘积项进行控制，使用更加灵活。
(2)可编程I／O单元
I／O单元是内部信号到I／O引脚的接口。阵列型HDPLD通常只有少数几个专用输
入端，大部分端口为I／O端，由于系统的输入信号常常需锁存，因此I／O常作为独立单
元处理。一般I／O单元由三态输出缓冲器、输入缓冲器、输入寄存器／锁存器和几个可编
程的数据选择器组成，通过编程可设置成输入、输出和双向等工作方式。
(3)可编程连线阵列
可编程连线阵列的作用是为各逻辑宏单元之间以及逻辑宏单元和I／O单元之间提供
互连网络。各逻辑宏单元通过可编程连线阵列接收来自专用输入或输出端的信号，并将宏
单元的信号反馈到其需要到达的I／O单元或其他宏单元中。这种互连机制有很大的灵活
性，它允许在不影响引脚分配的情况下改变内部的设计。
3．现场可编程门阵列FPGA
FPGA是20世纪80年代中期出现的高密度可编程逻辑器件。借助于计算机辅助设计，
用户可用FPGA芯片自行设计、自行研制和自行生产集成电路。
FPGA结构类似掩膜可编程门阵列。它由许多独立的可编程逻辑单元(或称逻辑模块)
组成，这些逻辑单元的结构和与或阵列的结构不同，所以：FPGA也称为单元型PLD。用
户可以通过编程将这些模块连接起来实现不同的设计，同时FPGA亦具备阵列型PLD的优
点。FPGA具有更高的集成度和更强大的逻辑实现能力，设计更加灵活和容易，且可现场
模拟调试验证，在我国得到较广泛的应用。FPGA按逻辑模块的大小可分为细粒度结构和
粗
粒度结构。细粒度FPGA的逻辑模块小，资源可以充分利用，但完成复杂逻辑功能时，
需通过内部开关与连线连接多个逻辑模块，因而速度较慢。粗粒度FPGA恰好相反。 按互
连结构可将FPGA分为分段互连型和连续互连型。分段互连型是主流，其内部连线分段，
各金属段通过开关矩阵或熔丝编程连接。这种结构走线灵活，但内部延时与布线的具体处
理过程有关。连续互连型FPGA利用相同长度的金属连线，通常是用贯穿整个芯片的长线
实现逻辑模块之间的互连，因此，不同位置逻辑模块的连线是一定的，布线延时亦是固定
和可预测的。另外，按编程特点可将FPGA分为一次编程型和可重复编程型。
FPGA主要由三部分组成，即可编程逻辑块CLB、输入输出单元IOB和可编程连线IR。
FPGA结构上的差异主要反映在可编程逻辑块CLB上。CLB主要由逻辑函数发生器、触发
器、数据选择器等组成，其更为复杂的逻辑功能、更强的函数发生器代替了阵列型PLD的
与或阵列。CLB的结构主要有3种：查找表结构(CLB由查找表构成函数发生器，通过查找
表来实现逻辑函数，其构成的函数功能非常强)；多路开关结构(CLB是可配置的多路开关。
利用多路开关的特性对多路开关的输入和选择信号进行配置，接到固定电平或输入信号上，
从而实现不同的逻辑功能)；多级与非门结构(用多级与非门构成逻辑函数)。
4. 开发工具
不同类型PLD的编程有对应的软件工具和方法，如Altera公司的系列产品开发工具
MAX+PLUSⅡ，Vantis公司的MACH系列开发工具DesignDirect。PLD的编程可以是
原理图方式、波形方式或采用完全脱离硬件的硬件语言HDL方式等。PLD器件、计算机
及其PLD开发软件、VHDL语言等新器件新技术使电路的设计进入一个崭新的时代。
2024年3月31日发(作者：鲁沙羽)
可编程逻辑器件PLD(Programmable Iogic Devices)是一种由用户编程来实现某种
逻辑功能的新型逻辑器件，是专用集成电路。ASIC的一个重要分支，属于通用型半定制电
路。与中小规模通用型集成电路相比，PLD具有集成度高、速度r陕、功耗小、高可靠性
等优点，与大规模专用集成电路相比，PLD具有设计周期短、成本比较低、风险小、使用
灵活、易于修改等优势，因此，PLD应用普遍，发展非常迅速。
就结构特点而言，PLD可分为两类：阵列型PLD与现场可编程门阵列FPGA，而阵列
型PLD又可分为简单PLD和复杂PLD两种．下面分别进行介绍。
1．简单PLD
简单PLD的基本结构框图如附图所示。简单PID主要由输入电路、与阵列、或阵列和
输出电路等四部分组成。与阵列和或阵列是核心，与阵列用来产生乘积项，或阵列用来产
生乘积项之和形式的函数。输入电路由缓冲器组成，可产生输入变量的原变量和反变量。
输出电路可以提供不同的输出方式，如组合输出、时序输出或可编程结构，输出端口通常
带有三态门，且输出信号可以通过内部通道反馈到输入端。 简单PLD有PROM、PLA、
PAL、GAL等四种类型。PROM(可编程只读存储器)的与阵列为全译码形式的固定电路，
其或阵列可编程。PROM阵列规模大、速度低，主要用作存储器。PLA(可编程逻辑阵列)
具有可编程与阵列和可编程或阵列，结构最灵活。PLA阵列规模较小，芯片的利用率较高，
但编程复杂，故并未得到广泛的应用。PAL(可编程阵列逻辑)和GAL (通用阵列逻辑)均为或
阵列固定、与阵列可编程结构。PAL采用熔丝编程方式，双极型工艺，工作速度快、输出
结构种类多、设计灵活。GAL是在PAL基础上改进发展而来的，GAL采用CMOS工艺制
造，可反复编程，数据可长期保存。GAL与PAL的最大差别在于GAL具有灵活的、可编
程的输出结构——OLMC(输出逻辑宏单元)。PAL的输出结构是固定的，芯片型号选定后，
其输出结构也就选定了，而GAL虽只有三种基本型号，但通过对OLMC编程，可形成各
种输出方式，因而可代替数十种PAL器件。由于GAL可以取代大部分SSI、MSI和PAL
器件，故在20世纪80年代得到广泛应用。
2．复杂PLD
PAL和GAL属于低密度PLD，电路规模小，难于实现复杂的逻辑功能。随着电路集成
工艺的提高，相继出现了各种高密度的复杂PLD(HDPLD)，如EPLD、CPLD等。
EPLD(可擦除、可编程逻辑器件)采用CMOS和UVEPROM工艺制作，集成度高、设
计更灵活，但内部互连能力比较弱。CPLD(复杂可编程逻辑器件)是在EPLD的基础上发展
起来的，CPLD采用CMOS工艺，增加了内部连线，比EPLD性能更好，其发展非常迅速。
EPLD／CPLD基本结构与PAL和GAL相同，但集成度更高，具有更多的输入信号、乘积
项，且具有内部逻辑宏单元。若干个内部逻辑宏单元构成一个逻辑块，每个逻辑块相当于
一片PLD，这些逻辑块可以用可编程内部连线来实现相互间的联系，其结构设计更加合理，
因而有效地节约了硅片使用面积，提高了性能，降低了成本。大多数EPLD、CPLD器件中
至少包括三大模块：可编程逻辑宏单元、可编程I／0单元、可编程内部连线，下面分别介
绍。
(1)可编程逻辑宏单元
可编程宏单元又称内部逻辑宏单元，主要包括与或阵列、可编程触发器和多路选择器
等电路，能独立地配置为时序或组合工作方式。EPLD／CPLD的许多优点部反映在逻辑宏
单元上。其主要特点如下：
1)多触发器结构和隐埋触发器结构
EPLD／CLPD的宏单元内通常有两个以上的触发器。其中一个触发器与输出端相连，
其余的触发器的输出虽不与输出端相连，但可以通过相应的缓冲电路反馈到与阵列，与别
的触发器一起构成较复杂的时序电路。这些不与输出端相连的触发器称为隐埋触发器。对
于EPLD／CLPD器件来说，在引脚有限的情况下可以增加触发器的数目，从而达到增加器
件内部资源的目的。
2)乘积项共享结构
PAL和GAL的或门的输入乘积项最多为7个或8个，要实现多于8个乘积的“与或”
逻辑函数时，必须将“与或”函数表达式进行逻辑变换。在EPLD／CPLD中，如果输出表
达式的与项较多，对应的或门输入端不够用时，可以借助可编程开关将同一单元或其他单
元中的或门联合起来使用，或者将宏单元中未用的乘积项提供给其他宏单元使用或共享。
3)异步时钟和时钟选择
在EPLD／CPLD中，各触发器的时钟可以异步工作，有些器件中触发器的时钟还可以
通过数据选择器或时钟网络进行选择。此外，逻辑宏单元内触发器的异步清零和异步置位
也可以用乘积项进行控制，使用更加灵活。
(2)可编程I／O单元
I／O单元是内部信号到I／O引脚的接口。阵列型HDPLD通常只有少数几个专用输
入端，大部分端口为I／O端，由于系统的输入信号常常需锁存，因此I／O常作为独立单
元处理。一般I／O单元由三态输出缓冲器、输入缓冲器、输入寄存器／锁存器和几个可编
程的数据选择器组成，通过编程可设置成输入、输出和双向等工作方式。
(3)可编程连线阵列
可编程连线阵列的作用是为各逻辑宏单元之间以及逻辑宏单元和I／O单元之间提供
互连网络。各逻辑宏单元通过可编程连线阵列接收来自专用输入或输出端的信号，并将宏
单元的信号反馈到其需要到达的I／O单元或其他宏单元中。这种互连机制有很大的灵活
性，它允许在不影响引脚分配的情况下改变内部的设计。
3．现场可编程门阵列FPGA
FPGA是20世纪80年代中期出现的高密度可编程逻辑器件。借助于计算机辅助设计，
用户可用FPGA芯片自行设计、自行研制和自行生产集成电路。
FPGA结构类似掩膜可编程门阵列。它由许多独立的可编程逻辑单元(或称逻辑模块)
组成，这些逻辑单元的结构和与或阵列的结构不同，所以：FPGA也称为单元型PLD。用
户可以通过编程将这些模块连接起来实现不同的设计，同时FPGA亦具备阵列型PLD的优
点。FPGA具有更高的集成度和更强大的逻辑实现能力，设计更加灵活和容易，且可现场
模拟调试验证，在我国得到较广泛的应用。FPGA按逻辑模块的大小可分为细粒度结构和
粗
粒度结构。细粒度FPGA的逻辑模块小，资源可以充分利用，但完成复杂逻辑功能时，
需通过内部开关与连线连接多个逻辑模块，因而速度较慢。粗粒度FPGA恰好相反。 按互
连结构可将FPGA分为分段互连型和连续互连型。分段互连型是主流，其内部连线分段，
各金属段通过开关矩阵或熔丝编程连接。这种结构走线灵活，但内部延时与布线的具体处
理过程有关。连续互连型FPGA利用相同长度的金属连线，通常是用贯穿整个芯片的长线
实现逻辑模块之间的互连，因此，不同位置逻辑模块的连线是一定的，布线延时亦是固定
和可预测的。另外，按编程特点可将FPGA分为一次编程型和可重复编程型。
FPGA主要由三部分组成，即可编程逻辑块CLB、输入输出单元IOB和可编程连线IR。
FPGA结构上的差异主要反映在可编程逻辑块CLB上。CLB主要由逻辑函数发生器、触发
器、数据选择器等组成，其更为复杂的逻辑功能、更强的函数发生器代替了阵列型PLD的
与或阵列。CLB的结构主要有3种：查找表结构(CLB由查找表构成函数发生器，通过查找
表来实现逻辑函数，其构成的函数功能非常强)；多路开关结构(CLB是可配置的多路开关。
利用多路开关的特性对多路开关的输入和选择信号进行配置，接到固定电平或输入信号上，
从而实现不同的逻辑功能)；多级与非门结构(用多级与非门构成逻辑函数)。
4. 开发工具
不同类型PLD的编程有对应的软件工具和方法，如Altera公司的系列产品开发工具
MAX+PLUSⅡ，Vantis公司的MACH系列开发工具DesignDirect。PLD的编程可以是
原理图方式、波形方式或采用完全脱离硬件的硬件语言HDL方式等。PLD器件、计算机
及其PLD开发软件、VHDL语言等新器件新技术使电路的设计进入一个崭新的时代。