2024年4月4日发(作者：仝卓)
Xi
lin
X
F
PGA
引脚功能详细介绍
注：技术交流用 ,希望对大家有所帮助。
I
O_LXX
Y
_ # 用户10弓I脚
XX
代表某个Bank内唯一得一对引脚，Y=［P|N ］代表对上升沿还就是下降沿敏感，# 代表ban
k
号
2. I0_LXXY — Z
Z
Z_ #多功能引脚
Z
ZZ代表在用户10得基本上添加一个或多个以下功能。
Dn:1/
0（
在
r
eadb
a
ck期间
）
，在selectMAP或者BPI模式下
，
D ［ 1
5
:0］配置为数据口。 在
从Selec
t
MAP读反馈期间，如果 RDWR_B=
1,
则这些引脚变成输出口。配置完成后
，
这些引脚又作为普通用户引脚 •
D
0_DIN_
M
ISO_M
I
SO1:
I,
在并 口模式（Sel
ec
tMAP/
B
PI）下，D0 就是数据得最低 位,在Bit
— se
r
ial模式下，DI
N
就是信号数据得输入
；
在SPI模式下,MISO就是主输入或者 从输出；在SPI*2
或者
S
PI * 4模式下,M
I
SO
1
就是
S
P
I
总线得第二位。
D1_MISO
2
,D2_MIS
O
3:
I
，在并口模式下， D1与D2就是数据总线得低位
；
在
S
PI * 4
模式下, MISO2 与 MISO3 就是 SPI 总线得 MSBs.
A
n
:O, A : 2
5
:0］为B
PI
模式得地址位。配置完成后
，
变为用户I/
O
口。
A
WAKE:
O
,电源保存挂起模式得状态输出引脚。
K
E就是一个多功能引脚。除非
SU
S
P
E
ND就是一个专用引脚
，
A
WA
SUSPEND模式被使能，AWAK
E
被用作用户I / O。
M
O
SI
_CSI_B_MI
S
O0:I/O,在SPI模式下
，
主输出或者从输入 在 Se
l
ectMAP模式下，
CS
I_B
就是一个低电平有效得片选信号；在 SPI * 2或者
S
P
I
*4得模式下,M
I
SO
0
就是 S
PI
总线得第一位数
据。
FCS_B:O,BPI flash 得片选信号 .
FO
E
_B：O,
B
PI flash 得输出使能信号
FW
E_
B : O , BP
I f
l
a
sh得写使用信号
LDC : O,BP
I
模式配置期间为低电平
HDC:
0
,
B
PI 模式配置期间为高电平
CSO_
B
:O,在并口模式下，工具链片选信号。在SP
I
模式下，为SPI
f
ls
ah
片选信号。
I
R
DY
1/
2, T
R
DY1 / 2:
0
，在 PCI 设计中
，
以 L
og
i
C
ORE IP 方式使用。
DO
U
T
_B
USY:O，在 S
e
l
ec
tM
A
P模式下,B
U
SY 表示设备状态
；
在位串口模式 下,DO
UT
提
供配置数据流。
R
D
W
R_B_VREF:I,在
S
elec
t
M
AP
模式下，这就是一个低电平有效得写使能信号
置完成后
，
如果需要,R
DW
R
_B
可以在 BANK
2
中做为Vref.
HSWA
P
EN:
I
,在配置之后与配置过程中 ,低电平使用上拉。
INIT _B:双向,开漏，低电平表示配置内存已经被清理
态。
；
配
；
保持低电平，配置被延迟；在配
POST
_C
RC 状 置过程中 ,低电平表示配置数据错误已经发生；配置完成后,可以用来指示
S
CPn： I,挂起控制引脚SCP［7:
0］
，
用于挂起多引脚唤醒特性•
C
MPMOSI,CMPM
I
S
O,
CMPC
L
K : N/A,保留。
M
0, M1 : I,配置模式选择。M
0
=并口 （0）或者串口
（
1
）,M仁主机（0）或者从机
（
1
）。
CC
LK
:I/O, 配置时钟 ,主模式下输出 ,从模式下输入。
US
E
RCCL
K
:I,主模式下，可行用户配置时钟。
GCLK:I ,这些引脚连接到全局时钟缓存器 ,在不需要时钟得时候,这些引脚可以作为常
规用户引脚。
V
R
EF_＃:N/A, 这些就是输入临界电压引脚。当外部得临界电压不必要时
普通引脚。当做作 bank 内参考电压时 ,所有得 VRef 都必须被接上 .
3. 多功能内存控制引脚
M#
D
Qn:I/O,bank# 内存控制数据线
D[
15:0]
M#LDQ
S
:I/O,
b
ank#内存控制器低数据选通脚
M#
L
DQSN:I/
O,b
ank#中内存控制器低数据选通 N
,她可以作为
M
#U
DQ
S:I/O,b
a
nk #内存控制器高数据选通脚
M#
U
D
QSN
:I/O,ban
k#
内存控制器高数据选通 N
M
#A
n
:O
,b
ank#内存控制器地址线 A[14 : 0]
M
#
BAn
: O
,
ban
k#内存控制 b
a
nk地址 B
A[
2:0
]
M#
LD
M
:O,ban
k
#内存控制器低位掩码
M#UD
M
:O,
ba
nk #内存控制器高位掩码
M
#CL
K:O,b
an
k#内存控制器时钟
M
#C
LKN:O,bank#内存控制器时钟，低电平有效
M#CASN :
O
,bank#内存控制器低电平有效行地址选通
M#
R
A
S
N：
O
，ban
k #内存控制器低电平有效列地址选通
M
#O
DT:
O
,
b
ank#内存控制器外部内存得终端信号控制
M#WE:
O,
bank#内存控制器写使能
M#C
K
E
：O,
ba nk#内存控制器时钟使能
M
#RESET:O ,
b
ank#内存控制器复位
4. 专用引脚
DO
N
E_2:I/O,DONE 就是一个可选得带有内部上拉电阻得双向信号。 作为输出， 这个引 脚说
明配置过程已经完成 ;作为输入 ,配置为低电平可以延迟启动。
P
ROGRA
M_B
_2:I，低电平异步复位逻辑。这个引脚有一个默认得弱上拉电阻。
S
U
S
P
END:I,电源保护挂起模式得高电平有效控制输入引脚
.SUS
PE
ND就是一个专
用引脚
，
而 A
W
AKE就是一个复用引用。必须通过配置选项使能•如果挂起模式没有使用
，
这个引脚接地。
TCK:I ， JT
A
G 边界扫描时钟 .
TDI:I ， JT
A
G 边界扫描数据输入。
T
D
O:
O
,
J
TAG边界扫描数据输出。
TM
S:
I,JTA
G
边界扫描模式选择
5. 保留引脚
NC:N/A ，
CM
P
CS_
B
_2:I，保留
，
不接或者连
V
C
C
O_2
6. 其它
GND:
V BA
T
T:
R
A
M
内存备份电源。一旦
V
CCAUX应用了 ,V
BA
TT可以不接；如果
K
EY RA
M
没有使用
，
推荐把V
B
AT
T
接到VCCAUX或者GND,也可以不接。
V
C
C
A
UX :辅助电路电源引脚
2024年4月4日发(作者：仝卓)
Xi
lin
X
F
PGA
引脚功能详细介绍
注：技术交流用 ,希望对大家有所帮助。
I
O_LXX
Y
_ # 用户10弓I脚
XX
代表某个Bank内唯一得一对引脚，Y=［P|N ］代表对上升沿还就是下降沿敏感，# 代表ban
k
号
2. I0_LXXY — Z
Z
Z_ #多功能引脚
Z
ZZ代表在用户10得基本上添加一个或多个以下功能。
Dn:1/
0（
在
r
eadb
a
ck期间
）
，在selectMAP或者BPI模式下
，
D ［ 1
5
:0］配置为数据口。 在
从Selec
t
MAP读反馈期间，如果 RDWR_B=
1,
则这些引脚变成输出口。配置完成后
，
这些引脚又作为普通用户引脚 •
D
0_DIN_
M
ISO_M
I
SO1:
I,
在并 口模式（Sel
ec
tMAP/
B
PI）下，D0 就是数据得最低 位,在Bit
— se
r
ial模式下，DI
N
就是信号数据得输入
；
在SPI模式下,MISO就是主输入或者 从输出；在SPI*2
或者
S
PI * 4模式下,M
I
SO
1
就是
S
P
I
总线得第二位。
D1_MISO
2
,D2_MIS
O
3:
I
，在并口模式下， D1与D2就是数据总线得低位
；
在
S
PI * 4
模式下, MISO2 与 MISO3 就是 SPI 总线得 MSBs.
A
n
:O, A : 2
5
:0］为B
PI
模式得地址位。配置完成后
，
变为用户I/
O
口。
A
WAKE:
O
,电源保存挂起模式得状态输出引脚。
K
E就是一个多功能引脚。除非
SU
S
P
E
ND就是一个专用引脚
，
A
WA
SUSPEND模式被使能，AWAK
E
被用作用户I / O。
M
O
SI
_CSI_B_MI
S
O0:I/O,在SPI模式下
，
主输出或者从输入 在 Se
l
ectMAP模式下，
CS
I_B
就是一个低电平有效得片选信号；在 SPI * 2或者
S
P
I
*4得模式下,M
I
SO
0
就是 S
PI
总线得第一位数
据。
FCS_B:O,BPI flash 得片选信号 .
FO
E
_B：O,
B
PI flash 得输出使能信号
FW
E_
B : O , BP
I f
l
a
sh得写使用信号
LDC : O,BP
I
模式配置期间为低电平
HDC:
0
,
B
PI 模式配置期间为高电平
CSO_
B
:O,在并口模式下，工具链片选信号。在SP
I
模式下，为SPI
f
ls
ah
片选信号。
I
R
DY
1/
2, T
R
DY1 / 2:
0
，在 PCI 设计中
，
以 L
og
i
C
ORE IP 方式使用。
DO
U
T
_B
USY:O，在 S
e
l
ec
tM
A
P模式下,B
U
SY 表示设备状态
；
在位串口模式 下,DO
UT
提
供配置数据流。
R
D
W
R_B_VREF:I,在
S
elec
t
M
AP
模式下，这就是一个低电平有效得写使能信号
置完成后
，
如果需要,R
DW
R
_B
可以在 BANK
2
中做为Vref.
HSWA
P
EN:
I
,在配置之后与配置过程中 ,低电平使用上拉。
INIT _B:双向,开漏，低电平表示配置内存已经被清理
态。
；
配
；
保持低电平，配置被延迟；在配
POST
_C
RC 状 置过程中 ,低电平表示配置数据错误已经发生；配置完成后,可以用来指示
S
CPn： I,挂起控制引脚SCP［7:
0］
，
用于挂起多引脚唤醒特性•
C
MPMOSI,CMPM
I
S
O,
CMPC
L
K : N/A,保留。
M
0, M1 : I,配置模式选择。M
0
=并口 （0）或者串口
（
1
）,M仁主机（0）或者从机
（
1
）。
CC
LK
:I/O, 配置时钟 ,主模式下输出 ,从模式下输入。
US
E
RCCL
K
:I,主模式下，可行用户配置时钟。
GCLK:I ,这些引脚连接到全局时钟缓存器 ,在不需要时钟得时候,这些引脚可以作为常
规用户引脚。
V
R
EF_＃:N/A, 这些就是输入临界电压引脚。当外部得临界电压不必要时
普通引脚。当做作 bank 内参考电压时 ,所有得 VRef 都必须被接上 .
3. 多功能内存控制引脚
M#
D
Qn:I/O,bank# 内存控制数据线
D[
15:0]
M#LDQ
S
:I/O,
b
ank#内存控制器低数据选通脚
M#
L
DQSN:I/
O,b
ank#中内存控制器低数据选通 N
,她可以作为
M
#U
DQ
S:I/O,b
a
nk #内存控制器高数据选通脚
M#
U
D
QSN
:I/O,ban
k#
内存控制器高数据选通 N
M
#A
n
:O
,b
ank#内存控制器地址线 A[14 : 0]
M
#
BAn
: O
,
ban
k#内存控制 b
a
nk地址 B
A[
2:0
]
M#
LD
M
:O,ban
k
#内存控制器低位掩码
M#UD
M
:O,
ba
nk #内存控制器高位掩码
M
#CL
K:O,b
an
k#内存控制器时钟
M
#C
LKN:O,bank#内存控制器时钟，低电平有效
M#CASN :
O
,bank#内存控制器低电平有效行地址选通
M#
R
A
S
N：
O
，ban
k #内存控制器低电平有效列地址选通
M
#O
DT:
O
,
b
ank#内存控制器外部内存得终端信号控制
M#WE:
O,
bank#内存控制器写使能
M#C
K
E
：O,
ba nk#内存控制器时钟使能
M
#RESET:O ,
b
ank#内存控制器复位
4. 专用引脚
DO
N
E_2:I/O,DONE 就是一个可选得带有内部上拉电阻得双向信号。 作为输出， 这个引 脚说
明配置过程已经完成 ;作为输入 ,配置为低电平可以延迟启动。
P
ROGRA
M_B
_2:I，低电平异步复位逻辑。这个引脚有一个默认得弱上拉电阻。
S
U
S
P
END:I,电源保护挂起模式得高电平有效控制输入引脚
.SUS
PE
ND就是一个专
用引脚
，
而 A
W
AKE就是一个复用引用。必须通过配置选项使能•如果挂起模式没有使用
，
这个引脚接地。
TCK:I ， JT
A
G 边界扫描时钟 .
TDI:I ， JT
A
G 边界扫描数据输入。
T
D
O:
O
,
J
TAG边界扫描数据输出。
TM
S:
I,JTA
G
边界扫描模式选择
5. 保留引脚
NC:N/A ，
CM
P
CS_
B
_2:I，保留
，
不接或者连
V
C
C
O_2
6. 其它
GND:
V BA
T
T:
R
A
M
内存备份电源。一旦
V
CCAUX应用了 ,V
BA
TT可以不接；如果
K
EY RA
M
没有使用
，
推荐把V
B
AT
T
接到VCCAUX或者GND,也可以不接。
V
C
C
A
UX :辅助电路电源引脚