2024年5月6日发(作者：尧香旋)
ISA总线
ISA
总线（或称工业标准结构总线）在与
IBM
兼容的
PC
系统刚起步时就已
出现了（约
1982
年）。实际上，任何早期
PC
中的功能卡均可插入最先进的基于
Pentium4
的计算机中，并且发挥作用。这是因为在所有这些计算机都有
ISA
总
线接口，从而与早期的
PC
仍然兼容。
ISA
总线最近在家用计算机中已几乎不用
了，但仍用于许多工业应用，且越来越受到限制。
ISA
总线已经不同于它的早期版本。
ISA
总线已从最初的
8
位标准总线发展
为在大多数系统中广泛应用的
16
位标准总线。在发展过程中甚至出现过一种称
为
EISA
（扩展
ISA
）总线的
32
位标准总线，但已基本消失。在一些比较老的主
板上仍保留有
ISA
插槽，既可以插入
8
位
ISA
卡，又可以插入
16
位
ISA
卡。
32
位的印制电路板则经常是
PCI
卡。
8位ISA总线接口
引脚
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
A17
A18
A19
A20
A21
A22
A23
A24
A25
A26
A27
A28
A29
信号名称
I/OCHCK
D7
D6
D5
D4
D3
D2
D1
D0
IOCHRAY
AEN
A19
A18
A17
A16
A15
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
输入输出
I
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
引脚
B1
B2
B3
B4
B5
B6
B7
B8
B9
B10
B11
B12
B13
B14
B15
B16
B17
B18
B19
B20
B21
B22
B23
B24
B25
B26
B27
B28
B29
信号名称
GND
RESET
+5V
IRQ2
-5V
DRQ2
-12V
NOWS
+12V
GND
/SMEMW
/SMEMR
/IOW
/IOR
/DACK3
DRQ3
/DACK1
DRQ1
/REFRESH
CLK
IRQ7
IRQ6
IRQ5
IRQ4
IRQ3
/DACK2
T/C
BALE
+5V
I/O
I/O
I/O
I/O
I
O
I
O
I/O
I
O
O
O
O
O
I
I/O
I
I
I
I
O
I
O
I
O
I
输入输出
A30
A31
A1
A0
I/O
I/O
B30
B31
OSC
GND
I
1、下面对引脚信号做一些简要说明：D7～D0：8位数据线，双向，三态。
2、A19～A0：20位地址线，输出。
3、/SMEMR、/SMEMW：存储器读、写命令，输出，低电平有效。
4、/IOR、/IOW：I/O读、写命令，输出，低电平有效。
5、AEN：地址允许信号，输出，高电平有效。该信号由DMAC发出，为高表示DMAC
正在控制系统进行DMA传送，所以它可以用于指示DMA总线周期。
6、BALE：总线地址锁存允许，输出。该信号在CPU总线周期的T1周期有效，可
作为CPU总线周期的指示。
7、I/OCHRAY：I/O通道准备好，输入，高电平有效。该引脚信号与8086的READY
功能相同，用于插入等待时钟周期。
8、/I/OCHCK：I/O通道校验，输入，低电平有效。它有效表示板卡上出现奇偶
校验错。
9、IRQ7～IRQ2：6个中断请求信号，输入，分别接到中断控制逻辑的主8259A
的中断请求输入端IR7～IR2.这些信号由低到高的跳变表示中断请求，但应一直
保持高电平，直到CPU响应中断为止。它们的优先级别与所连接的IR线相同，
即IRQ2在这6个请求信号中级别最高，IRQ7的级别最低。
10、DRQ3～DRQ1：3个DMA请求信号，输入，高电平有效。它们分别接到DMA控
制器8237A的DMA请求输入端DREQ3～DREQ1.因此优先级别与它们相对应（DRQ1
的级别最高，DRQ3的级别最低）。
11、/DACK3～/DACK1：3个DMA响应信号，输出，低电平有效。
12、T/C：计数结束信号，输出，高电平有效。它由DMA发出，用于表示进行DMA
传送的通道编程时规定传送字节数已经传送完。但它没有说明是哪个通道，这要
结合DMA响应信号DACK来判断。
13、OSC：振荡器的输出脉冲。
14、CLK：系统时钟信号，输出。系统时钟的频率通常在4.77MHZ～8MHZ内选择，
最高频率位8.3MHZCLK是由OSC的输出3分频产生的，也就是说OSC的频率应
是CLK的3倍。
15、RESET：系统复位信号，输出，高电平有效。该信号有效时表示系统正在处
于复位状态，可利用该信号复位总线板卡上的有关电路。
16、NOWS：零等待状态，输入，低电平有效。用于缩短按照缺省设置应等待的时
钟数，当它有效时，不再插入等待时钟。
17、/REFRESH：刷新信号，双向，低电平有效，由总线主控制器的刷新逻辑产生。
该信号有效表示存储器正在处于刷新周期。
下面示例是一个8位ISA总线输出接口，它假设有一组4个8位锁存器需要
连接到PC上，用于传输32位并行数据，则这个任务可以通过购买ISA接口卡
来完成。此卡不仅提供ISA总线使用的边缘连接器，其背面还为接口连接器准
备了空间。可把一个37引脚的超小型D型连接器插在卡的背面，用来把32位
数据传输到外部设备。
下图给出了提供32位并行TTL数据的ISA总线的一个简单接口。
2024年5月6日发(作者：尧香旋)
ISA总线
ISA
总线（或称工业标准结构总线）在与
IBM
兼容的
PC
系统刚起步时就已
出现了（约
1982
年）。实际上，任何早期
PC
中的功能卡均可插入最先进的基于
Pentium4
的计算机中，并且发挥作用。这是因为在所有这些计算机都有
ISA
总
线接口，从而与早期的
PC
仍然兼容。
ISA
总线最近在家用计算机中已几乎不用
了，但仍用于许多工业应用，且越来越受到限制。
ISA
总线已经不同于它的早期版本。
ISA
总线已从最初的
8
位标准总线发展
为在大多数系统中广泛应用的
16
位标准总线。在发展过程中甚至出现过一种称
为
EISA
（扩展
ISA
）总线的
32
位标准总线，但已基本消失。在一些比较老的主
板上仍保留有
ISA
插槽，既可以插入
8
位
ISA
卡，又可以插入
16
位
ISA
卡。
32
位的印制电路板则经常是
PCI
卡。
8位ISA总线接口
引脚
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
A17
A18
A19
A20
A21
A22
A23
A24
A25
A26
A27
A28
A29
信号名称
I/OCHCK
D7
D6
D5
D4
D3
D2
D1
D0
IOCHRAY
AEN
A19
A18
A17
A16
A15
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
输入输出
I
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
引脚
B1
B2
B3
B4
B5
B6
B7
B8
B9
B10
B11
B12
B13
B14
B15
B16
B17
B18
B19
B20
B21
B22
B23
B24
B25
B26
B27
B28
B29
信号名称
GND
RESET
+5V
IRQ2
-5V
DRQ2
-12V
NOWS
+12V
GND
/SMEMW
/SMEMR
/IOW
/IOR
/DACK3
DRQ3
/DACK1
DRQ1
/REFRESH
CLK
IRQ7
IRQ6
IRQ5
IRQ4
IRQ3
/DACK2
T/C
BALE
+5V
I/O
I/O
I/O
I/O
I
O
I
O
I/O
I
O
O
O
O
O
I
I/O
I
I
I
I
O
I
O
I
O
I
输入输出
A30
A31
A1
A0
I/O
I/O
B30
B31
OSC
GND
I
1、下面对引脚信号做一些简要说明：D7～D0：8位数据线，双向，三态。
2、A19～A0：20位地址线，输出。
3、/SMEMR、/SMEMW：存储器读、写命令，输出，低电平有效。
4、/IOR、/IOW：I/O读、写命令，输出，低电平有效。
5、AEN：地址允许信号，输出，高电平有效。该信号由DMAC发出，为高表示DMAC
正在控制系统进行DMA传送，所以它可以用于指示DMA总线周期。
6、BALE：总线地址锁存允许，输出。该信号在CPU总线周期的T1周期有效，可
作为CPU总线周期的指示。
7、I/OCHRAY：I/O通道准备好，输入，高电平有效。该引脚信号与8086的READY
功能相同，用于插入等待时钟周期。
8、/I/OCHCK：I/O通道校验，输入，低电平有效。它有效表示板卡上出现奇偶
校验错。
9、IRQ7～IRQ2：6个中断请求信号，输入，分别接到中断控制逻辑的主8259A
的中断请求输入端IR7～IR2.这些信号由低到高的跳变表示中断请求，但应一直
保持高电平，直到CPU响应中断为止。它们的优先级别与所连接的IR线相同，
即IRQ2在这6个请求信号中级别最高，IRQ7的级别最低。
10、DRQ3～DRQ1：3个DMA请求信号，输入，高电平有效。它们分别接到DMA控
制器8237A的DMA请求输入端DREQ3～DREQ1.因此优先级别与它们相对应（DRQ1
的级别最高，DRQ3的级别最低）。
11、/DACK3～/DACK1：3个DMA响应信号，输出，低电平有效。
12、T/C：计数结束信号，输出，高电平有效。它由DMA发出，用于表示进行DMA
传送的通道编程时规定传送字节数已经传送完。但它没有说明是哪个通道，这要
结合DMA响应信号DACK来判断。
13、OSC：振荡器的输出脉冲。
14、CLK：系统时钟信号，输出。系统时钟的频率通常在4.77MHZ～8MHZ内选择，
最高频率位8.3MHZCLK是由OSC的输出3分频产生的，也就是说OSC的频率应
是CLK的3倍。
15、RESET：系统复位信号，输出，高电平有效。该信号有效时表示系统正在处
于复位状态，可利用该信号复位总线板卡上的有关电路。
16、NOWS：零等待状态，输入，低电平有效。用于缩短按照缺省设置应等待的时
钟数，当它有效时，不再插入等待时钟。
17、/REFRESH：刷新信号，双向，低电平有效，由总线主控制器的刷新逻辑产生。
该信号有效表示存储器正在处于刷新周期。
下面示例是一个8位ISA总线输出接口，它假设有一组4个8位锁存器需要
连接到PC上，用于传输32位并行数据，则这个任务可以通过购买ISA接口卡
来完成。此卡不仅提供ISA总线使用的边缘连接器，其背面还为接口连接器准
备了空间。可把一个37引脚的超小型D型连接器插在卡的背面，用来把32位
数据传输到外部设备。
下图给出了提供32位并行TTL数据的ISA总线的一个简单接口。