2024年2月17日发(作者：隐逸雅)

目录

一、3-8译码器功能分析及逻辑设计、逻辑仿真 ..................................................................... 1

1.1功能分析.................................................................................................................................... 1

1.2逻辑设计.................................................................................................................................... 1

1.3逻辑仿真.................................................................................................................................... 3

二、晶体管级电路设计 ........................................................................................................................ 4

三、S-Edit电路设计.............................................................................................................................. 6

3.1 NAND4的电路图及仿真 ..................................................................................................... 6

3.2 INV 的电路图及仿真 ............................................................................................................ 9

3.3译码器的电路图及仿真 .................................................................................................... 12

3.3.1译码器的逻辑功能仿真 ....................................................................................... 13

3.3.2译码器的功耗仿真 ................................................................................................ 18

3.3.3译码器的延迟仿真 ................................................................................................ 22

四、L-Edit电路设计 .......................................................................................................................... 27

4.1 NAND4 的版图设计与DRC ............................................................................................. 27

4.2 INV 的版图设计与DRC ..................................................................................................... 29

4.3译码器的版图设计及DRC ............................................................................................... 31

五、LVS ................................................................................................................................................... 32

一、3-8译码器功能分析及逻辑设计、逻辑仿真

1.1功能分析

3-8 译码器的输入是 3 个口 , 输出是 8 个口。如果输入是 101 那么就是第 5 个口为低电平，表示二进制数是 5 。3-8 译码器的功能就是把输入的 3 位 2 进制数翻译成 10 进制的输出。3-8译码器具有3个数据输入端

2024年2月17日发(作者：隐逸雅)

目录

一、3-8译码器功能分析及逻辑设计、逻辑仿真 ..................................................................... 1

1.1功能分析.................................................................................................................................... 1

1.2逻辑设计.................................................................................................................................... 1

1.3逻辑仿真.................................................................................................................................... 3

二、晶体管级电路设计 ........................................................................................................................ 4

三、S-Edit电路设计.............................................................................................................................. 6

3.1 NAND4的电路图及仿真 ..................................................................................................... 6

3.2 INV 的电路图及仿真 ............................................................................................................ 9

3.3译码器的电路图及仿真 .................................................................................................... 12

3.3.1译码器的逻辑功能仿真 ....................................................................................... 13

3.3.2译码器的功耗仿真 ................................................................................................ 18

3.3.3译码器的延迟仿真 ................................................................................................ 22

四、L-Edit电路设计 .......................................................................................................................... 27

4.1 NAND4 的版图设计与DRC ............................................................................................. 27

4.2 INV 的版图设计与DRC ..................................................................................................... 29

4.3译码器的版图设计及DRC ............................................................................................... 31

五、LVS ................................................................................................................................................... 32

一、3-8译码器功能分析及逻辑设计、逻辑仿真

1.1功能分析

3-8 译码器的输入是 3 个口 , 输出是 8 个口。如果输入是 101 那么就是第 5 个口为低电平，表示二进制数是 5 。3-8 译码器的功能就是把输入的 3 位 2 进制数翻译成 10 进制的输出。3-8译码器具有3个数据输入端