2024年3月8日发(作者：素玛丽)
AMD也在处理器器生产技术方面不遗余力地努力着。
一、AMD的90nm时代
在0.25微米时代，AMD与英特尔的处于相同水准，不过在转移到0.18制程时AMD开始落伍了。在感觉无法独自应付之后，AMD和摩托罗拉建立了战略合作伙伴关系。摩托罗拉拥有很多先进技术，比如Apple电脑PowerPC的芯片HiPerMOS7(HiP7)就是摩托罗拉生产的。AMD在获得授权后一下子就拥有了很多新技术，其中一部分比Intel的0.13微米生产技术更好。不过，在90nm制程应用方面，AMD仍然远远落后于Intel—它在2004年8月25日才将90nm生产技术引入到Athlon 64处理器中，整整比Intel晚了大大几个月。
在90nm技术中，AMD并没有采用英特尔所支持应变硅技术，而是使用SOI技术。SOI是Silicon－on－Insulator的缩写，称绝缘硅，是厂商为解决亚阈泄漏的问题所推出的解决方案。随着芯片特诊尺寸跨入纳米尺度后，临近半导体物理器件的极限问题接踵而来，如电容损耗、漏电流增大、噪声提升、闩锁效应和短沟道效应等。
为了克服这些问题，SOI技术应运而生，业界提出现在硅晶圆上嵌埋一层SiO2绝缘层，
然后以此绝缘层作为基底，在表面硅层制作晶体管，这就是SOI技术。AMD在0.13微米制程中就已经采用了此技术。SOI的原理很简单：晶体管通过一个更厚的绝缘层从硅晶元中分离出来，这样做具有很多优点。
首先，利用SOI技术，晶体管“开”和“关”状态的切换性能提高了，而且同时在速度不变的情况下，我们可以也可以降低阈值电压或是同时提高性能和降低电压。举个例子来说，如果阈值电压保持不变，性能可以提高30％，那么如果我们将频率保持不变而将注意力集中在节能性上，那么我们也可以节省大约50％的能量。此外，在晶体管本身可以处理各种错误时，通道的特性也变得容易预计了。但SOI技术也有不足之处，它必须减小晶体管漏极/源区域的深度，这将导致晶体管阻抗的升高，而且晶体管的成本也提高了10％。
针对SOI所带来阻抗升高的缺点，AMD通过采用高K值的金属硅酸盐绝缘材料的二氧化硅来解决，这样将使得泄漏电流下降100倍，并可以让晶体管的性能增加20％、降低泄漏电流和门极宽度。同时AMD在其90nm制程中也引入了类似英特尔应变硅技术的DSL(DSL：Dual
Stress Liner)的应变硅晶体管技术，在相同功率下，其速度比不用此技术制造的晶体管提高24％。
采用此技术的应变硅层厚度为20nm，同质度为±3％，其硅表面粗糙度可与优质硅体晶圆相媲美，采用这种SSOI晶圆制造的芯片电子迁移率可提高80％。应变硅加SOI技术是一种兼有应变硅技术和SOI技术优点的最具创新和竞争力的新技术，将成为制造高速、低功耗IC的首选工艺。
除此之外，AMD的90nm生产技术还是有独特之处，比如它可以达到9层铜制互连的水准，远高于Intel的90nm的7层铜制互连水准。更多的互连层可以在生产上亿个晶体管的CPU(比如Prescott)时提供更高的灵活性。而AMD在处理隔离晶体管之间互连的绝缘问题上具有两个选择：或是K值为3.7的氟化玻璃，或是使用K值小于3的低K值原料，即黑钻石。这一技术的影响很类似于处理器从铝变为铜的改变，这样可以让AMD使用低K值介电体来生产CPU。
当然，制造这样小的晶体管当然需要更为先进的蚀刻技术来支持。在当时，AMD象英特尔一样仍在使用旧的248纳米设备来制造0.09微米的芯片，只是在某些关键部位是由193纳米设备完成的，这可以在一定程度上降低成本。
AMD第一款采用90nm制程的处理器是Winchester核心的Athlon 64。得益于90nm制程，
Winchester核心的核心面积从Newcastle的144平方毫米下降到84平方毫米，核心电压从1.5V降到1.4V。除此以外，Winchester 核心本质上与130纳米制程的Newcastle核心并没有多大区别。最先引入Winchester 核心的是S939 Athlon64处理器，具有512KB的二级缓存和1GHz的HT。
Fab 36是AMD第二座90纳米SOI工艺微处理器生产厂，它的位置与Fab 30毗邻，该厂从2003年第四季度开始动工建设，期间获得德国政府5亿4500万欧元的巨额资金援助。2005年10月份，历时两年的Fab 36厂建设正式完成，并在2006年3月份实现量产出货。但与Fab 30使用200毫米(8英寸)尺寸晶圆不同，Fab 36工厂使用面积较大的300毫米(12英寸)晶圆，无论制造成本还是产量都要优于前者。
在产能方面，AMD现有Fab 30厂原设计产能是每月20000张晶圆，但得益于AMD专利的自动精确生产(APM)系统，Fab 30在过去一年中生产能力大幅度提升，并最终实现每个月30000张晶圆的产能，比原设计高出50%。而Fab 36工厂目前每月可以生产13000张300毫米晶圆，AMD计划通过自动精确生产(APM)系统来提升其生产能力，并最终在2008年实现每月20000张晶圆的生产目标。
由于Fab 36使用300毫米晶圆，实际处理器生产能力将与Fab 30持平，届时AMD公司的处理器总产能就能够达到目前的两倍，也就是达到年产1亿枚的新高，彻底解决芯片供货不足的问题。
二、春光乍现的65nm
AMD的65纳米工艺照例与IBM合作推进，该工艺除了继承之前的SOI技术外，还将引入IBM自行开发的Embedded Silcon Germanium(嵌入硅锗)和Stress Memorization(强制记忆)两项创新等技术，分别用于携带正电荷的P沟道晶体管和携带负电荷的N沟道晶体管，可有效控制晶体管内的漏电流。而这两项新技术的实际效果极其惊人，AMD官方表示，采用新技术后的处理器功耗可比未采用该技术的产品降低大约40％的功耗。
AMD基于65nm制程生产的300mm晶圆
除此之外，预计AMD在其65nm工艺CPU中还会使用改进的PD-SOI甚至更先进的FD(Fully-Depleted)-SOI工艺以进一步降低功耗，并继续采用应变硅技术。不过，从相关的资料来看，目前的PD-SOI技术仅仅能够阻止源极到基板的漏电，但对栅极漏电和源极到漏极的漏电没有任何防止作用；而且仅仅缩小源极与基板之间的接触电容(最多占总电容量的5%)，对导线电容和栅极电容则没有作用。
由于SOI工艺制造步骤复杂，成本上升了15%以上，因此AMD正在准备在未来处理器中使用SiGe技术(其实属也于SOI技术)来取代纯粹的硅来作为驱动电流的通道，功效和Intel的应变硅技术有些类似。此技术是利用Si和Ge之间4％的晶格差异，先在Si衬底上生长数微米的厚SiGe层，然后在SiGe层上沉积应变的全Si层，这种应变的Si层中的原子排列是按SiGe层的原子排列进行的，Si原子间隔稍微拉长一些，以和SiGe层晶格相匹配，从而提高应变硅的电子迁移率。
人们将这种应变的Si层作为MOS器件的导电沟道来提高MOS器件的工作效率，这是提高MOS器件速度最有效的革命性技术。使用此种技术这可以使粘结硅层做得更薄更均匀，其硅层厚度可达15纳米水平，而且用这种方法分离圆片时，也可把它放回到外延系统的反应室内通人化学蒸气进行原子级刻蚀，也能把硅去掉。
AMD此技术似乎比Intel的应变硅技术更具有优势：通过此技术，晶体管的硅晶格会根据下面的元素的晶格调整自己，并将延展一些，潜在的阻抗将会比普通的硅下降70％，而晶体管性能将提高35％。同时，AMD在其65nm制程中将引入9层铜金属与1层铝金属设计，这将可以大大扩展处理器的功能，让它成为一种令人印象深刻的技术组件。
总的来说，在生产技术上，AMD未来有足够的实力应对来自英特尔的压力。不过，AMD的65nm处理器仍将由最新投产的Fab 36工厂生产，这意味着AMD再次面临如何解决产能不足的难题。目前AMD已经推出了采用65nm制程的Athlon 64 X2处理器，核心代号已经升级为Brisbane。虽然在功能上没有改变，但将会在一定程度上降低AMD处理器的生产成本、功耗和更有利于频率的提升。
采用65nm的Athlon 64 X2 4800+处理器
CPU
AMD Windsor
AMD Brisbane
Intel Smithfield
Intel Presler
Intel Prescott-2M
Intel Cedar Mill
CPU
Manufacturing Process
90nm
65nm
90nm
65nm
90nm
65nm
Die Size
183平方毫米
126平方毫米
206平方毫米
162平方毫米
135平方毫米
81平方毫米
Transistor Count
154M
154M
230M
376M
169M
188M
AMD Athlon 64 X2 5000+(90nm)
AMD Athlon 64 X2 4600+ EE(90nm)
AMD Athlon 64 X2 3800+ EE
1.0750V
SFF(90nm)
1.3500V
AMD Athlon 64 X2 5000+ EE(65nm)
1.3500V
AMD Athlon 64 X2 4800+ EE(65nm)
1.2625V
Intel Core 2 Duo E6600(65nm)
1.3125V
Intel Core 2 Duo E6400(65nm)
1.3250V
Intel Core 2 Duo E6300(65nm)
三、实施中的45nm计划
在引入65nm生产工艺的同时，AMD也在不断进行45纳米制造工艺的计划。AMD表示Core
Voltage
1.3000V
1.2500V
实现自己的45nm工艺可以使用很多技术，AMD的技术人员说：“目前，我们正在与IBM合作开发比45nm工艺领先一代的新工艺技术中所使用的技术，比如完全空乏型SOI、金属栅极以及立体晶体管等等。不过AMD在进度上仍然落后于英特尔。
我们知道，目前所有处理器的高速缓存都是采用SRAM静态随机存储器，因此半导体厂商在研发新工艺时，通常都会用制造SRAM晶圆的方法来评估工艺的稳定状况。早在今年1月份，英特尔就宣布成功采用45纳米工艺制造出SRAM晶圆，这意味着在45纳米的开发进度上英特尔又一次获得领先。而AMD直到4月初才宣布成功制造出45纳米SRAM测试晶圆，时间比英特尔滞后了3个月。不过更重要的指标是SRAM测试晶圆中每个SRAM Cell的尺寸，这个数据越小、晶体管密集度越高、制造成本就越低。
英特尔45纳米SRAM晶圆的每个SRAM Cell大小为0.346平方微米，AMD的SRAM测试晶圆则为0.370平方微米，如果芯片面积相同，采用英特尔45纳米工艺制造的芯片就可以集成更高容量的高速缓存。AMD表示，它们将引入Z-RAM技术，可以从逻辑上将SRAM的存储密度提高5倍，言外之意是SRAM Cell尺寸的差异不能说明任何问题。
AMD仍是与IBM共同开发出了用于微处理器的45nm半导体制造技术。采用的主要技术除NA为1.2的液浸ArF曝光技术外，还包括相对介电常数仅为2.4的多孔质low-k膜(低介电率层间绝缘膜)以及多种应变硅晶体管等。使用SOI底板。2008年中期投产采用上述技术的45nm工艺微处理器。利用液浸ArF曝光技术，与采用ArF曝光技术相比，可提高微处理器的芯片性能和生产效率。
比如，微处理器中内置的SRAM单元的性能可提高约15%。SRAM的存储单元面积为0.37μm2。通过采用多孔质low-k膜，可以减少芯片内的布线容量、关键路径的布线延迟时间以及耗电量。与原来的low-k膜相比，布线延迟时间可缩短约15%。另外，通过运用多种应变硅晶体管技术，增加了单位面积的晶体管数，同时提高了晶体管性能。与未采用应变硅晶体管技术时相比，p通道晶体管的导通电流约增大80%，n通道晶体管的导通电流约增大24%。
当然AMD也在考虑多门晶体管技术，不过AMD所推的是双门晶体管技术—“鳍式场效晶体管(Fin Field-Effect Transistor，FINFET)”。和Intel的三门晶体管不同，其没有上方的控制电极。双门晶体管的宽度大约为门极宽度的1/3，晶体管发送/接受电子束也要窄一些，但由于单个晶体管通道宽度大大减小对蚀刻技术提出了更高要求。但双门晶体管相对于传统
的晶体管都有很多的优势，特别是它缩小了通道长度
2024年3月8日发(作者：素玛丽)
AMD也在处理器器生产技术方面不遗余力地努力着。
一、AMD的90nm时代
在0.25微米时代，AMD与英特尔的处于相同水准，不过在转移到0.18制程时AMD开始落伍了。在感觉无法独自应付之后，AMD和摩托罗拉建立了战略合作伙伴关系。摩托罗拉拥有很多先进技术，比如Apple电脑PowerPC的芯片HiPerMOS7(HiP7)就是摩托罗拉生产的。AMD在获得授权后一下子就拥有了很多新技术，其中一部分比Intel的0.13微米生产技术更好。不过，在90nm制程应用方面，AMD仍然远远落后于Intel—它在2004年8月25日才将90nm生产技术引入到Athlon 64处理器中，整整比Intel晚了大大几个月。
在90nm技术中，AMD并没有采用英特尔所支持应变硅技术，而是使用SOI技术。SOI是Silicon－on－Insulator的缩写，称绝缘硅，是厂商为解决亚阈泄漏的问题所推出的解决方案。随着芯片特诊尺寸跨入纳米尺度后，临近半导体物理器件的极限问题接踵而来，如电容损耗、漏电流增大、噪声提升、闩锁效应和短沟道效应等。
为了克服这些问题，SOI技术应运而生，业界提出现在硅晶圆上嵌埋一层SiO2绝缘层，
然后以此绝缘层作为基底，在表面硅层制作晶体管，这就是SOI技术。AMD在0.13微米制程中就已经采用了此技术。SOI的原理很简单：晶体管通过一个更厚的绝缘层从硅晶元中分离出来，这样做具有很多优点。
首先，利用SOI技术，晶体管“开”和“关”状态的切换性能提高了，而且同时在速度不变的情况下，我们可以也可以降低阈值电压或是同时提高性能和降低电压。举个例子来说，如果阈值电压保持不变，性能可以提高30％，那么如果我们将频率保持不变而将注意力集中在节能性上，那么我们也可以节省大约50％的能量。此外，在晶体管本身可以处理各种错误时，通道的特性也变得容易预计了。但SOI技术也有不足之处，它必须减小晶体管漏极/源区域的深度，这将导致晶体管阻抗的升高，而且晶体管的成本也提高了10％。
针对SOI所带来阻抗升高的缺点，AMD通过采用高K值的金属硅酸盐绝缘材料的二氧化硅来解决，这样将使得泄漏电流下降100倍，并可以让晶体管的性能增加20％、降低泄漏电流和门极宽度。同时AMD在其90nm制程中也引入了类似英特尔应变硅技术的DSL(DSL：Dual
Stress Liner)的应变硅晶体管技术，在相同功率下，其速度比不用此技术制造的晶体管提高24％。
采用此技术的应变硅层厚度为20nm，同质度为±3％，其硅表面粗糙度可与优质硅体晶圆相媲美，采用这种SSOI晶圆制造的芯片电子迁移率可提高80％。应变硅加SOI技术是一种兼有应变硅技术和SOI技术优点的最具创新和竞争力的新技术，将成为制造高速、低功耗IC的首选工艺。
除此之外，AMD的90nm生产技术还是有独特之处，比如它可以达到9层铜制互连的水准，远高于Intel的90nm的7层铜制互连水准。更多的互连层可以在生产上亿个晶体管的CPU(比如Prescott)时提供更高的灵活性。而AMD在处理隔离晶体管之间互连的绝缘问题上具有两个选择：或是K值为3.7的氟化玻璃，或是使用K值小于3的低K值原料，即黑钻石。这一技术的影响很类似于处理器从铝变为铜的改变，这样可以让AMD使用低K值介电体来生产CPU。
当然，制造这样小的晶体管当然需要更为先进的蚀刻技术来支持。在当时，AMD象英特尔一样仍在使用旧的248纳米设备来制造0.09微米的芯片，只是在某些关键部位是由193纳米设备完成的，这可以在一定程度上降低成本。
AMD第一款采用90nm制程的处理器是Winchester核心的Athlon 64。得益于90nm制程，
Winchester核心的核心面积从Newcastle的144平方毫米下降到84平方毫米，核心电压从1.5V降到1.4V。除此以外，Winchester 核心本质上与130纳米制程的Newcastle核心并没有多大区别。最先引入Winchester 核心的是S939 Athlon64处理器，具有512KB的二级缓存和1GHz的HT。
Fab 36是AMD第二座90纳米SOI工艺微处理器生产厂，它的位置与Fab 30毗邻，该厂从2003年第四季度开始动工建设，期间获得德国政府5亿4500万欧元的巨额资金援助。2005年10月份，历时两年的Fab 36厂建设正式完成，并在2006年3月份实现量产出货。但与Fab 30使用200毫米(8英寸)尺寸晶圆不同，Fab 36工厂使用面积较大的300毫米(12英寸)晶圆，无论制造成本还是产量都要优于前者。
在产能方面，AMD现有Fab 30厂原设计产能是每月20000张晶圆，但得益于AMD专利的自动精确生产(APM)系统，Fab 30在过去一年中生产能力大幅度提升，并最终实现每个月30000张晶圆的产能，比原设计高出50%。而Fab 36工厂目前每月可以生产13000张300毫米晶圆，AMD计划通过自动精确生产(APM)系统来提升其生产能力，并最终在2008年实现每月20000张晶圆的生产目标。
由于Fab 36使用300毫米晶圆，实际处理器生产能力将与Fab 30持平，届时AMD公司的处理器总产能就能够达到目前的两倍，也就是达到年产1亿枚的新高，彻底解决芯片供货不足的问题。
二、春光乍现的65nm
AMD的65纳米工艺照例与IBM合作推进，该工艺除了继承之前的SOI技术外，还将引入IBM自行开发的Embedded Silcon Germanium(嵌入硅锗)和Stress Memorization(强制记忆)两项创新等技术，分别用于携带正电荷的P沟道晶体管和携带负电荷的N沟道晶体管，可有效控制晶体管内的漏电流。而这两项新技术的实际效果极其惊人，AMD官方表示，采用新技术后的处理器功耗可比未采用该技术的产品降低大约40％的功耗。
AMD基于65nm制程生产的300mm晶圆
除此之外，预计AMD在其65nm工艺CPU中还会使用改进的PD-SOI甚至更先进的FD(Fully-Depleted)-SOI工艺以进一步降低功耗，并继续采用应变硅技术。不过，从相关的资料来看，目前的PD-SOI技术仅仅能够阻止源极到基板的漏电，但对栅极漏电和源极到漏极的漏电没有任何防止作用；而且仅仅缩小源极与基板之间的接触电容(最多占总电容量的5%)，对导线电容和栅极电容则没有作用。
由于SOI工艺制造步骤复杂，成本上升了15%以上，因此AMD正在准备在未来处理器中使用SiGe技术(其实属也于SOI技术)来取代纯粹的硅来作为驱动电流的通道，功效和Intel的应变硅技术有些类似。此技术是利用Si和Ge之间4％的晶格差异，先在Si衬底上生长数微米的厚SiGe层，然后在SiGe层上沉积应变的全Si层，这种应变的Si层中的原子排列是按SiGe层的原子排列进行的，Si原子间隔稍微拉长一些，以和SiGe层晶格相匹配，从而提高应变硅的电子迁移率。
人们将这种应变的Si层作为MOS器件的导电沟道来提高MOS器件的工作效率，这是提高MOS器件速度最有效的革命性技术。使用此种技术这可以使粘结硅层做得更薄更均匀，其硅层厚度可达15纳米水平，而且用这种方法分离圆片时，也可把它放回到外延系统的反应室内通人化学蒸气进行原子级刻蚀，也能把硅去掉。
AMD此技术似乎比Intel的应变硅技术更具有优势：通过此技术，晶体管的硅晶格会根据下面的元素的晶格调整自己，并将延展一些，潜在的阻抗将会比普通的硅下降70％，而晶体管性能将提高35％。同时，AMD在其65nm制程中将引入9层铜金属与1层铝金属设计，这将可以大大扩展处理器的功能，让它成为一种令人印象深刻的技术组件。
总的来说，在生产技术上，AMD未来有足够的实力应对来自英特尔的压力。不过，AMD的65nm处理器仍将由最新投产的Fab 36工厂生产，这意味着AMD再次面临如何解决产能不足的难题。目前AMD已经推出了采用65nm制程的Athlon 64 X2处理器，核心代号已经升级为Brisbane。虽然在功能上没有改变，但将会在一定程度上降低AMD处理器的生产成本、功耗和更有利于频率的提升。
采用65nm的Athlon 64 X2 4800+处理器
CPU
AMD Windsor
AMD Brisbane
Intel Smithfield
Intel Presler
Intel Prescott-2M
Intel Cedar Mill
CPU
Manufacturing Process
90nm
65nm
90nm
65nm
90nm
65nm
Die Size
183平方毫米
126平方毫米
206平方毫米
162平方毫米
135平方毫米
81平方毫米
Transistor Count
154M
154M
230M
376M
169M
188M
AMD Athlon 64 X2 5000+(90nm)
AMD Athlon 64 X2 4600+ EE(90nm)
AMD Athlon 64 X2 3800+ EE
1.0750V
SFF(90nm)
1.3500V
AMD Athlon 64 X2 5000+ EE(65nm)
1.3500V
AMD Athlon 64 X2 4800+ EE(65nm)
1.2625V
Intel Core 2 Duo E6600(65nm)
1.3125V
Intel Core 2 Duo E6400(65nm)
1.3250V
Intel Core 2 Duo E6300(65nm)
三、实施中的45nm计划
在引入65nm生产工艺的同时，AMD也在不断进行45纳米制造工艺的计划。AMD表示Core
Voltage
1.3000V
1.2500V
实现自己的45nm工艺可以使用很多技术，AMD的技术人员说：“目前，我们正在与IBM合作开发比45nm工艺领先一代的新工艺技术中所使用的技术，比如完全空乏型SOI、金属栅极以及立体晶体管等等。不过AMD在进度上仍然落后于英特尔。
我们知道，目前所有处理器的高速缓存都是采用SRAM静态随机存储器，因此半导体厂商在研发新工艺时，通常都会用制造SRAM晶圆的方法来评估工艺的稳定状况。早在今年1月份，英特尔就宣布成功采用45纳米工艺制造出SRAM晶圆，这意味着在45纳米的开发进度上英特尔又一次获得领先。而AMD直到4月初才宣布成功制造出45纳米SRAM测试晶圆，时间比英特尔滞后了3个月。不过更重要的指标是SRAM测试晶圆中每个SRAM Cell的尺寸，这个数据越小、晶体管密集度越高、制造成本就越低。
英特尔45纳米SRAM晶圆的每个SRAM Cell大小为0.346平方微米，AMD的SRAM测试晶圆则为0.370平方微米，如果芯片面积相同，采用英特尔45纳米工艺制造的芯片就可以集成更高容量的高速缓存。AMD表示，它们将引入Z-RAM技术，可以从逻辑上将SRAM的存储密度提高5倍，言外之意是SRAM Cell尺寸的差异不能说明任何问题。
AMD仍是与IBM共同开发出了用于微处理器的45nm半导体制造技术。采用的主要技术除NA为1.2的液浸ArF曝光技术外，还包括相对介电常数仅为2.4的多孔质low-k膜(低介电率层间绝缘膜)以及多种应变硅晶体管等。使用SOI底板。2008年中期投产采用上述技术的45nm工艺微处理器。利用液浸ArF曝光技术，与采用ArF曝光技术相比，可提高微处理器的芯片性能和生产效率。
比如，微处理器中内置的SRAM单元的性能可提高约15%。SRAM的存储单元面积为0.37μm2。通过采用多孔质low-k膜，可以减少芯片内的布线容量、关键路径的布线延迟时间以及耗电量。与原来的low-k膜相比，布线延迟时间可缩短约15%。另外，通过运用多种应变硅晶体管技术，增加了单位面积的晶体管数，同时提高了晶体管性能。与未采用应变硅晶体管技术时相比，p通道晶体管的导通电流约增大80%，n通道晶体管的导通电流约增大24%。
当然AMD也在考虑多门晶体管技术，不过AMD所推的是双门晶体管技术—“鳍式场效晶体管(Fin Field-Effect Transistor，FINFET)”。和Intel的三门晶体管不同，其没有上方的控制电极。双门晶体管的宽度大约为门极宽度的1/3，晶体管发送/接受电子束也要窄一些，但由于单个晶体管通道宽度大大减小对蚀刻技术提出了更高要求。但双门晶体管相对于传统
的晶体管都有很多的优势，特别是它缩小了通道长度