2024年3月16日发(作者：拜嘉佑)
计算机组成原理实验讲稿
张 勇
淮阴师范学院计算机科学系
实验一 DVCC实验机研系统概述
1． 实验目的：
[1] 了解DVCC实验计算机系统，认识功能模块。
[2] 掌握功能开关的使用。
2、DVCC实验机硬件简介
运算器的主体部分，在用2片74LS181芯片级联而成时，就构成8位的运算器；在用
4片74LS181芯片级联而成时，就构成16位的运算器。系统内有3组总线：数据总线、地
址总线和控制总线。其中，数据总线和地址总线用8芯排针引出。
译码器
ALU_B
S3
暂存2
AR
S2 M
ALU
S1 CN
T1 LDAC2
S0
ALOAD
暂存1
PC
LDPC
LDDR1 LDDR2
DR1 DR2
CR LDAC1
245 245
R0_B R1_B R2_B LOADD WR
预取部件控
R0 R1 R2
制信号产生
LDR0 LDR1
LDR2
执行部件控
IR2 IR1
制信号产生
T4 T2
基本功能模块有运算器模块ALU、寄存器堆模块、指令部件模块、内存模块、微程序
模块、启停和时序电路模块、控制台控制模块以及扩展模块。各功能模块的输出均通过三
态器件，部分公用模块（每个实验均用到）间的总线已连好，另一部分模块总线由实验者
按需连接。各模块所用的控制线全部用跳线器跳接。
3、DVCC实验机功能模块详述
[1]运算器模块（8位/16位）
运算器模块主要由运算器U31、U32（74LS181）、暂存器U29、U30（74LS273）、
输出缓冲器U33（74LS245）以及进位控制和判零标志控制电路等构成。74LS181的功能
控制条件M、CN、S3、S2、S1、S0来决定。两个参加运算的数分别来自于暂存器U29
和U30，运算结果直接输出到输出缓冲器U33，由输出缓冲器发送到系统的数据总线上，
以便进行移位操作或参加下一次运算。
2024年3月16日发(作者：拜嘉佑)
计算机组成原理实验讲稿
张 勇
淮阴师范学院计算机科学系
实验一 DVCC实验机研系统概述
1． 实验目的：
[1] 了解DVCC实验计算机系统，认识功能模块。
[2] 掌握功能开关的使用。
2、DVCC实验机硬件简介
运算器的主体部分，在用2片74LS181芯片级联而成时，就构成8位的运算器；在用
4片74LS181芯片级联而成时，就构成16位的运算器。系统内有3组总线：数据总线、地
址总线和控制总线。其中，数据总线和地址总线用8芯排针引出。
译码器
ALU_B
S3
暂存2
AR
S2 M
ALU
S1 CN
T1 LDAC2
S0
ALOAD
暂存1
PC
LDPC
LDDR1 LDDR2
DR1 DR2
CR LDAC1
245 245
R0_B R1_B R2_B LOADD WR
预取部件控
R0 R1 R2
制信号产生
LDR0 LDR1
LDR2
执行部件控
IR2 IR1
制信号产生
T4 T2
基本功能模块有运算器模块ALU、寄存器堆模块、指令部件模块、内存模块、微程序
模块、启停和时序电路模块、控制台控制模块以及扩展模块。各功能模块的输出均通过三
态器件，部分公用模块（每个实验均用到）间的总线已连好，另一部分模块总线由实验者
按需连接。各模块所用的控制线全部用跳线器跳接。
3、DVCC实验机功能模块详述
[1]运算器模块（8位/16位）
运算器模块主要由运算器U31、U32（74LS181）、暂存器U29、U30（74LS273）、
输出缓冲器U33（74LS245）以及进位控制和判零标志控制电路等构成。74LS181的功能
控制条件M、CN、S3、S2、S1、S0来决定。两个参加运算的数分别来自于暂存器U29
和U30，运算结果直接输出到输出缓冲器U33，由输出缓冲器发送到系统的数据总线上，
以便进行移位操作或参加下一次运算。