2024年4月6日发(作者：普从灵)
本文翻译自Using Digital Clock Managers (DCMs) in Spartan-3
FPGAs
DCM主要功能
1. 分频倍频：DCM可以将输入时钟进行multiply或者divide，从而
得到新的输出时钟。
2. 去skew：DCM还可以消除clock的skew，所谓skew就是由于传
输引起的同一时钟到达不同地点的延迟差。
3. 相移：DCM还可以实现对输入时钟的相移输出，这个相移一般是
时钟周期的一个分数。
4. 全局时钟：DCM和FPGA内部的全局时钟分配网络紧密结合，因
此性能优异。
5. 电平转换：通过DCM，可以输出不同电平标准的时钟。
DCM的特点与能力（Spartan-3系列为例）
数量：4 DCM / FPGA（也有例外）
-- 应该够用了
数字频率综合器输入（CLKIN）：1-280MHz
延迟锁相环输入（CLKIN）：18-280MHz
时钟输入源（CLKIN）：
Global buffer input pad
Global buffer output
General-purpose I/O (no deskew)
Internal logic (no deskew)
-- 上面最后两个分别是外部的普通IO口和内部的逻辑，没有
deskew，所以时钟质量不会很好。
频率综合器输出（CLKFX、CLKFX180）：是CLKIN的M/D倍，
其中
M=2..32
D=1..32
-- 这样看来最大能倍频32倍，最小能16分频。
时钟dividor输出（CLKDV）：是CLKIN的下列分频
1.5, 2, 2.5, 3, 3.5, 4, 4.5, 5, 5.5, 6, 6.5, 7, 7.5, 8, 9, 10, 11,
12, 13, 14, 15, or 16
-- 发现没有，最大的分频也是16。不过能支持半分频，比用频
率综合器方便。
倍频输出（CLK2X、CLK2X180）：CLKIN的2倍频
时钟conditioning、占空比调整：这个对所有时钟输出都施加，
占空比为50%。
1/4周期相移输出（CLK0/90/180/270）：是CLKIN的1/4周
期相移输出。
2024年4月6日发(作者：普从灵)
本文翻译自Using Digital Clock Managers (DCMs) in Spartan-3
FPGAs
DCM主要功能
1. 分频倍频：DCM可以将输入时钟进行multiply或者divide，从而
得到新的输出时钟。
2. 去skew：DCM还可以消除clock的skew，所谓skew就是由于传
输引起的同一时钟到达不同地点的延迟差。
3. 相移：DCM还可以实现对输入时钟的相移输出，这个相移一般是
时钟周期的一个分数。
4. 全局时钟：DCM和FPGA内部的全局时钟分配网络紧密结合，因
此性能优异。
5. 电平转换：通过DCM，可以输出不同电平标准的时钟。
DCM的特点与能力（Spartan-3系列为例）
数量：4 DCM / FPGA（也有例外）
-- 应该够用了
数字频率综合器输入（CLKIN）：1-280MHz
延迟锁相环输入（CLKIN）：18-280MHz
时钟输入源（CLKIN）：
Global buffer input pad
Global buffer output
General-purpose I/O (no deskew)
Internal logic (no deskew)
-- 上面最后两个分别是外部的普通IO口和内部的逻辑，没有
deskew，所以时钟质量不会很好。
频率综合器输出（CLKFX、CLKFX180）：是CLKIN的M/D倍，
其中
M=2..32
D=1..32
-- 这样看来最大能倍频32倍，最小能16分频。
时钟dividor输出（CLKDV）：是CLKIN的下列分频
1.5, 2, 2.5, 3, 3.5, 4, 4.5, 5, 5.5, 6, 6.5, 7, 7.5, 8, 9, 10, 11,
12, 13, 14, 15, or 16
-- 发现没有，最大的分频也是16。不过能支持半分频，比用频
率综合器方便。
倍频输出（CLK2X、CLK2X180）：CLKIN的2倍频
时钟conditioning、占空比调整：这个对所有时钟输出都施加，
占空比为50%。
1/4周期相移输出（CLK0/90/180/270）：是CLKIN的1/4周
期相移输出。