2024年4月23日发(作者：塔绚)
(19)中华人民共和国国家知识产权局
(12)发明专利说明书
(21)申请号 CN2.1
(22)申请日 2012.08.01
(71)申请人 旺宏电子股份有限公司
地址 中国台湾新竹科学工业园区力行路16号
(72)发明人 郑怀瑜
(74)专利代理机构 中科专利商标代理有限责任公司
代理人 任岩
(51)
H01L45/00
H01L27/24
(10)申请公布号 CN 103094475 A
(43)申请公布日 2013.05.08
权利要求说明书 说明书 幅图
(54)发明名称
存储器装置及其制造方法
(57)摘要
本发明公开了一种存储器装置及其
制造方法，该存储器装置包括一衬底以及
一在衬底上的存储器阵列。存储器阵列包
括多个存储单元，这些存储单元包括多个
在一封装材料层中的受应力的相变材料。
存储单元可包括存储单元结构，例如蕈状
(mushroom-type)存储单元结构、桥型
(bridge-type)存储单元结构、通孔中主动型
(active-in-via)存储单元结构以及孔型(pore-
type)存储单元结构。受应力的相变材料可
包括一般的锗锑碲合成(GST，Ge
法律状态
法律状态公告日
法律状态信息
法律状态
权 利 要 求 说 明 书
1.一种存储器装置的制造方法，包括：
提供一衬底；
于该衬底的一正面上形成多个存储单元，该多个存储单元包括多个相
使应力诱发形成在该多个相变材料中，使该多个相变材料成为受应力
2.根据权利要求1所述的方法，更包括：在形成该多个存储单元之
3.根据权利要求2所述的方法，其中该应力层包括一钨层，且该多
4.根据权利要求3所述的方法，其中该衬底包括一个半导体晶圆，
且该钨层具有范围在145纳米与175纳米之间的厚度。
的相变材料。
变材料，该多个相变材料位于一封装材料层中；以及
前，沉积一应力层在该衬底的一背面上，使该衬底产生一应力，以及在形
成该多个存储单元之后或之前，移除该应力层。
个受应力的相变材料不产生岩盐至六角最密堆积结晶形态的转变。
5.根据权利要求2所述的方法，其中沉积该应力层采用一用以诱发
6.根据权利要求2所述的方法，其中沉积该应力层采用一用以诱发
7.根据权利要求1所述的方法，其中该多个存储单元包括一蕈状存
8.根据权利要求1所述的方法，其中该多个相变材料包括多种锗锑
9.根据权利要求1所述的方法，其中该多个受应力的相变材料厚度
10.根据权利要求1所述的方法，其中该多个受应力的相变材料厚度
小于或等于2.5纳米，且具有诱发性的压缩应力或具有诱发性的拉伸应力。
小于或等于10纳米，且具有诱发性的压缩应力。
压缩应力所选择的溅射压力。
拉伸应力所选择的溅射压力。
储单元结构、一桥型存储单元结构、一通孔中主动型存储单元结构、以及
一孔型存储单元结构。
碲合成(GST，GexSbxTex)材料。
11.一种存储器装置，包括：
一衬底；以及
一存储器阵列，位于该衬底上，该存储器阵列包括多个存储单元，该
12.根据权利要求11所述的存储器装置，其中在450℃以下，该多个
13.根据权利要求11所述的存储器装置，其中该多个存储单元包括
受应力的相变材料不产生岩盐至六角最密堆积结晶形态的转变。
多个存储单元包括多个受应力的相变材料，该多个受应力的相变材料位于
封装材料层中。
一蕈状(mushroom-type)存储单元结构、一桥型(bridge-type)存储单元结构、
一通孔中主动型(active-in-via)存储单元结构、以及一孔型(pore-type)
元结构的至少其中之一。 存储单
14.根据权利要求11所述的存储器装置，其中该多个受应力的相变
材料包括多种锗锑碲合成(GST，
GexSbxTex)材料。
15.根据权利要求11所述的存储器装置，其中该多个受应力的相变
16.根据权利要求11所述的存储器装置，其中该多个受应力的相变
材料厚度小于或等于10纳米，且具有诱发性的压缩应力。
材料厚度小于或等于2.5纳米，且具有诱发性的压缩应力或具有诱发性的
拉伸应力。
说 明 书
技术领域
本发明是有关于存储器装置，其包括具有诱发性应力的相变存储器材
本申请案主张2011年10月31日提出申请的共同审理中的美国临时
请案号61/553,743的优先权。
背景技术
在一种包括存储器单元的相变存储器阵列中，每个存储器单元包括一
相变存储器元件。相变存储器元件是由相变材料所构成，其相变材料可展
现结晶系(低电阻)与非晶系(高电阻)状态之间的高电阻对比。相变材料可包
括材料的合金，例如锗(Ge)、锑(Sb)、碲(Te)、镓(Ga)、铟(In)、银(Ag)、
硒(Se)、铊(Ti)、铋(Bi)、锡(Sn)、铜(Cu)、钯(Pd)、铅(Pb)、硫磺(S)以及金
(Au)。通常，相变材料包括GexSbxTex
专利申
料，以及其制造方法。
材料，特别是Ge2Sb2Te5材料。
Ge2Sb2Te5材料显现一非晶相及两个晶相在一
温度范围。第一晶相为岩
第二晶相为六角最密堆积
相位(FCC)及六角最密堆积
度分别增加至大约150℃
盐相或面心立方(face-centered cubic，FCC)相。
相位(hexagonal-closed-packed，HCP)。面心立方
相位(HCP)是在刚沉积(as-deposed)非晶材料的温
与380℃时而形成(e等人，
(2002))。六角最密堆积相位的特征为：比
指示出额外薄膜收缩(2～3％)将在
line process，BEOL)之后上升。六
晶粒尺寸变化及孔洞，导致一低良
l.A，20，230
相变材料中的岩盐相更高的密度，
高温度(大约400℃)后段工艺(back-end of
角最密堆积的相位转变将导致界面中的
率并引发一可靠度问题。因此，六角最
密堆积相位形成并非是期望的。
本发明希望提供可抑制相变材料中的六角最密堆积相位形成的存储
以及用以制造这种存储器装置的方法。
发明内容
本发明提供了一种存储器装置，包括一衬底以及一存储器阵列在衬底
为了制造一种包括受应力的相变材料的存储器装置，可将一应力施加
为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施
配合所附图式，作详细说明如下：
附图说明
图1A-图1C显示施加压缩应力至锗锑碲合成材料(相变材料)的工艺。
图2A-图2C显示施加拉伸应力至锗锑碲合成材料(相变材料)的工艺。
器装置，
上；存储器阵列包括多个存储单元，存储单元包括在一封装材料层中的受
应力的相变材料；存储单元可包括存储单元结构，例如一蕈状
(mushroom-type)存储单元结构、一桥型(bridge-type)存储单元结构、一通孔
中主动型(active-in-via-type)存储单元结构以及一孔型(pore-type)存储单元
结构。
至一衬底，例如半导体晶圆。具有存储单元的集成电路晶粒包括在一封装
材料层中的相变材料，是可以形成于受应力的衬底的正面(front side)上。
衬底上的应力可被释放，诱发伸张或压缩应力至相变材料。
例，并
图3A-图3B显示包括受应力的锗锑碲合成材料的蕈状存储单元结构
图。
图4A-图4B显示包括受应力的锗锑碲合成材料的桥型存储单元结构
图。
图5A-图5B显示包括受应力的锗锑碲合成材料的″通孔中主动″型存
结构的剖面图。
图6A-图6B显示包括受应力的锗锑碲合成材料的孔型存储单元结构
图。
图7为包括具有受应力的锗锑碲合成材料的相变存储单元的一存储器
简化方块图。
图8A显示关于刚沉积非晶系30纳米锗锑碲合成材料的结晶现象时
图8B显示关于熔化淬冷非晶系30纳米锗锑碲合成材料的再结晶现象
时间。
图9A显示关于刚沉积非晶系10纳米锗锑碲合成材料的结晶现象时
图9B显示关于熔化淬冷非晶系10纳米锗锑碲合成材料的再结晶现象
时间。
【主要元件符号说明】
的剖面
的剖面
储单元
的剖面
装置的
间。
间。
110：衬底
120、220：应力层
130、230：存储单元层
300、400、500、600：存储单元
310c、310t：存储器元件
315、415、515、615：有源区
320：下电极
330：介电层
332、432：封装材料
340：上电极
410c、410t：存储器元件
417、517：宽度
420、440：电极
430：介电间隙壁
510c、510t：存储器元件
520、540：电极
522：上表面
524：下表面
530、630：封装材料
610c、610t：存储器元件
620、640：电极
700：存储器装置
712：存储器阵列
714：字线译码器与驱动器
716：字线
718：位线(行)译码器
720：位线
722：总线
724：感测放大器与数据输入结构
726：数据总线
728：数据输入线
732：数据输出线
734：控制器
736：偏压配置电源电压及电流源
750：电路
具体实施方式
以下将参考图1-图7提供受应力的相变存储器的实施例的详细说明。
以下将说明一种在应力之下具有包括相变材料的存储单元的存储器
应力可抑制具有不同体积的结晶形态之间的转变，例如从岩盐形态
装置。
转变成
较佳实施例是被说明以显示本技术，而非限制由权利要求范围所定义的范
畴。那些熟习本项技艺者将得知遵循此说明的各种等效变化。
六角最密堆积形态，相变材料为Ge2Sb2Te5，
及其他相变材料。以
的存储器装置的方法。
存储单元可包括但并未受限于蕈状存储单元结构、桥型存储单元结
孔中主动型存储单元结构以及孔型存储单元结构。那些存储器结构
一步说明于下。
受应力的相变材料可包括锗锑碲合成材料(GST，
构、通
被更进
下将说明用以制造这种包括诱发性应力相变材料
GexSbxTex)材料。锗 锑碲合成材料
可包括Ge2Sb2Te5。锗锑碲合成材料可具有小
于30纳米(nm) 的厚度，小于或等于大约10纳米的厚度，或小于或等
度。于此，专门用语″大约″包括在意欲厚度左右的范围
纳米)，其顺应制造变化以及在形成具有意欲厚度的一
制。受应力的相变材料可有诱发性拉伸应力或诱
于大约2.5纳米的厚
(于此情况下为2.5
层材料的度量衡的限
发性压缩应力。
以下提供用以制造包括存储器阵列的存储器装置的实施例的方法说
储器阵列包括存储单元，存储单元包括受应力的相变材料。
图1A至图1C显示对相变材料施加压缩应力的过程，为第一实施例。
一种在薄膜沉积在一衬底上之后决定薄膜的应力(σ)的方法，是通过使
明，存
参考图1A，首先提供一衬底110。衬底110可能譬如是具有大概几百微米
(例如725微米)的厚度的硅晶圆。一应力层120接着被沉积在衬底110的
一背面上并施加压缩应力在衬底110上。应力层120可包括钨层。应力层
120中的应力可导致衬底110弯曲。
用斯托尼的方程式(Stoney’s equation)来测量衬底曲率。斯托尼的方程式说
明在薄膜(例如应力层120)的应力(σ)与类似板的衬底(例如衬底110)之间的
关系：
>s >
mn>1
aths>
其中Es为衬底的杨氏模数(Young’s modulus)，υs为关于衬
底的泊松比 (Poisson’s ratio)，Ms为衬底的双轴模数，
R0ds为衬底厚度，而df为薄膜厚度。
与R1分别为在薄膜沉积在衬底上之前及之后的衬底的曲率的半径。
当一板状的衬底是因薄膜的应力而弯曲时，其形成具有一个半径的弧
形。弯曲衬底的曲率为半径的倒数。斯托尼的方程式通过使用项目
(1/R1-1/R0)计算薄膜的应力，项目
及之后
果差异
(1/R1-1/R0)为在薄膜沉积在衬底上之前
的曲率之间的差异。如果差异为负，则薄膜的应力(σ)是压缩的。如
为正，则薄膜的应力(σ)是伸张的。
衬底越厚，对薄膜而言就越难使其弯曲。如果弯曲已导致某个曲率差
异(1/R1-1/R0)，则由斯托尼的方程式可知薄膜必须
的衬底，相比于较薄的衬底。事实上，薄膜的应
平方成比例。
施加较大的应力于较厚
力(σ)是与衬底厚度(ds)的
不同薄膜厚度，不同衬底曲率差异
沉积在衬底的背面上的薄膜的厚度可能不同。举例而言，具有厚度df1
的第一薄膜或具有厚度df2的第二薄膜沉积在相同衬底的背面上，于此
df1可能等于、小于或大于df2。与相同材料的较薄的薄膜
相比，较厚的薄膜可 能导致更大的衬底曲
率差异(1/R1-1/R0)，但不一定导致更大的应力(σ)。就
薄膜的厚度而论，此乃因为曲率差异的增加会需要在更高的成本下达成。
将这种成本纳入考虑，斯托尼的方程式通过以薄膜的厚度(df)缩
(σ)。 小此应力
不同薄膜厚度，相同衬底曲率差异
另一方面，如果df1小于df2，且第一与第二薄膜在相同衬
底上导致相 同的曲率差异(1/R1-1/R0)，则斯托尼
二薄膜相比，具有较小厚度的第一
的方程式可知：与具有较大厚度的第
薄膜必须施加更大的应力(σ)在衬底上。
当薄膜是由不同材料所构成或因为是利用不同工艺而沉积在衬底上，
对薄膜沉积而言，溅射为普通工艺。就相同材料与相同厚度的薄膜而
论，应力(σ)为溅射压力的函数。举例而言，应力层120可能通过于2.5mtorr
的溅射压力下溅射而沉积，用以在衬底110的背面上诱发1.9GPa压缩应
力。衬底110可具有大约725微米(ds)的厚度，而应力层120可
范围在145纳米与175纳米(df)之间的厚度。
较薄的薄膜也可施加更大的应力。
具有大约
应力型式是否为压缩或伸张，是由溅射压力所导致，且由斯托尼的方
程式中的项目(1/R1-1/R0)的符号所决定。施加适当
诱发所需的应力型式与大小于衬底和相变材料，
的溅射压力可选择性地
例如是锗锑碲合成材料。
参考图1B，在存储单元层130中，存储单元包括封装材料层中的相 变材料，
存储单元被形成于衬底的正面上，衬底110是由在背面的应力层 120所
朝第一
延伸，
诱发的压缩应力而被弯曲成弓形。存储单元层130可包括多条位线
方向平行延伸且与位线译码器电性连通；多条字线朝第二方向平行
且与字线译码器/驱动器电性连通。
存储单元层130中的存储单元可形成于位线与字线的交点。存储单元
中的每一个存储单元被耦接至存取装置(例如二极管或晶体管)，配
层130
置成电
般而言，
至存取
电极。
性串联在多条位线中的一条位线与多条字线中的一条字线之间。一
存储单元可包括下电极、存储器元件以及上电极。下电极被耦接
装置。上电极被耦接至位线。存储器元件被串联耦接至下电极与上
存取装置形成在存储单元层130下方。
存储单元层130中的存储单元的存储器元件可包括锗锑碲合成材料
(GST，
GexSbxTex)材料。锗锑碲合成材料可包括
Ge2Sb2Te5。锗锑碲合成材
有小于30纳米，小于或等于大约10纳米，或小于或等于大约2.5
厚度。厚度的效果是结合关于依据本发明的实验的记述而说明于
料可具
纳米的
下。存
材料。储器元件与封装材料邻接，存储器元件可电性耦接且直接接触封装
封装材料可包括TiN、SiO2、SiN、Al2O3、
W或这种材料的多重层
存储单元层130中的存储单元可包括多个存储单元结构，例如蕈状存
结构、桥型存储单元结构、通孔中主动型存储单元结构以及孔型存
结构。那些存储器结构可包括如上所述的锗锑碲合成材料与封装材
是结合图3-图6而更进一步说明于下。
如上所述，存储单元层130包括多条字线、多条位线、存取装置以及
元；存储单元层130可在从衬底110的背面移除应力层120之前形
存储单
成于衬
储单元
储单元
料，且
组合。
底110的正面上，如下参考图1C所述。或者，部分的存储单元层 130(例
存储单
使每个
多条字
120之
如多条位线)可在从衬底110的背面移除应力层120之后形成。如果
元层130中的存储单元与对应的存取装置是被配置成电性串联，以
存储单元耦接至多条位线中的一条位线，且使每个存取装置耦接至
线中的一条字线，则存取装置亦可在从衬底110的背面移除应力层
后形成在存储单元层130上面。
参考图1C，应力层120是从衬底110的背面被移除。在应力层120
譬如包
括钨的实施例中，可使用H2O2刻蚀剂而利用刻蚀工艺来
移除应力 层120。因此，已通过应力层120施加在衬底110上的应力已
且对应的应力被诱发在相变材料中。在图1C中，此应力被诱
元层130的相变材料为压缩应力。
经被移除，
发在存储单
图2A至图2C为第二实施例的步骤，于此拉伸应力被诱发形成于相
参考图2A，首先如在图1A中提供衬底110，其中，衬底110可
变材料。
包括半
并施加
内应力
溅射压
导体晶圆或其他结构。接着，应力层220沉积在衬底110的背面上
拉伸应力在衬底110上。应力层220可包括钨层。应力层220中的
可导致衬底110弯曲。举例而言，应力层220可通过于23mtorr的
力下溅射沉积而诱发790MPa的拉伸应力在衬底110的背面上。
关于斯托尼的方程式的说明请参考图1A，大致适用于图2A。
参考图2B，在一存储单元层230中，存储单元包括封装材料层中的
料，存储单元被形成于衬底110的正面上。关于存储单元层130的
参考图1B，大致适用于图2B的存储单元层230。尤其，存储单元
可包括字线、位线、存取装置以及存储单元的各种组合。存储单元
成于与存储单元层230中的存取装置电性串联的位线与字线的交
存储单元层230的存储单元中的存储器元件可包括锗锑碲合成
相变材
说明请
层230
可能形
点。在
(GST，
GexSbxTex)材料。锗锑碲合成材料可包括
Ge2Sb2Te5。
如上所述，存储单元层230可能在从衬底110的背面移除应力层220
成于衬底110的正面上，如下参考图2C所述。或者，部分存储单
之前形
元层
成。如
串联，
置耦接
衬底
230(例如多条位线)可能在将应力层220移离衬底110的背面之后形
果存储单元层230中的存储单元与对应的存取装置是被配置成电性
以使每个存储单元耦接至多条位线中的一条位线，且使每个存取装
至多条字线中的一条字线，则存取装置亦可能在将应力层220移离
110的背面之后形成于存储单元层230中。
参考图2C，应力层220是被移离衬底110的背面。此应力层220包
括钨，
其可能通过使用H2O2刻蚀剂而利用刻蚀工艺而被移除。
因此，通 过应力层220施加在衬底110上的应力已经被移除，且对应的
形成在衬底110的正面上的存储单元层230中的相变材料一。
此应力被诱发在存储单元层230的相变材料为拉伸应力。
应力被诱发
在图2C中，
参考图1A至图1C以及图2A至图2C，说明一种使应力诱发在相变
方法，其首先使应力层沉积在衬底的背面上，接着，在存储单元层
衬底的正面上时移除应力层。然而，也可使用其他方法诱发应力在
料。举例而言，外部机械应力可能在形成存储单元之后被施加至衬
装层亦可能被沉积成与相变材料邻接，用以诱发应力于此层的相变
利用相变材料所诱发的应力的实施例执行的实验证明诱发应力可按
的大小及符号(压缩或伸张)，以及按照受应力的相变材料层的厚度
在相变材料中的六角最密堆积形态(HCP形态)的形成。对具有30
材料的
形成于
相变材
底。封
材料。
照应力
来抑制
纳米的
厚度的锗锑碲合成(GST，GexSbxTex)材料而
言，鉴于两种应力条件 执行实验：不具有诱
力的情况下，观察到
心立方相位的结晶型
转变温度
发应力以及具有诱发的拉伸应力。在没有任何诱发应
169℃的结晶相转变温度(Tx)，其中主要是岩盐或面
态。从岩盐至六角最密堆积结晶形态(HCP or Hex)的
(Tfcc-hex)大约为373℃。经由背面的钨层，施加790MPa的拉伸
应力，GST的结晶转变温度(Tx)观察为163℃，接近于未受应力GST的
Tx。从岩盐至六角最密堆积结晶形态的转变发生于大约403℃的温度
(Tfcc-hex)，其实质上高于未受应力的锗锑碲合成材料的温度，
半导体制造环境中常遭遇到的温度下形成不期望的六角
果显示，以锗锑碲合成材料具有30纳米的厚度而言，
之下，不论是否有受应力，六角最密堆积相位皆会形成。
成材料的30纳米的压缩应力条件而言，(Tfcc-
到的期望温度的范围之内。
但仍然导致于
最密堆积相位。结
在一定的温度条件
对关于锗锑碲合
hex)亦维持在制造期间所遭遇
对具有10纳米的厚度的锗锑碲合成材料(GST，
GexSbxTex)材料而言，
条件重复实验：不具有诱发应力，具有诱发性的拉伸应力，
性的压缩应力。一般而言，诱发形成锗锑碲合成材料层在硅
的应力是小于通过钨(W)层施加在硅衬底的背面上的应力。
鉴于三种应力
以及具有诱发
衬底的正面上
已知施加在背
层所受的应力
合成材料层的
的应力首先通
移除，且形成
厚度。对具有
层在背面上的
的锗锑碲合成
面上的相同应力，锗锑碲合成材料层越薄，锗锑碲合成材料
越高，因为诱发形成锗锑碲合成材料层的应力取决于锗锑碲
厚度与移除钨层之后的硅衬底的松弛。举例而言，1.9GPa
过使钨(W)层沉积在衬底的背面上而被施加。钨(W)层随后被
于锗锑碲合成材料层的诱发应力大小取决于锗锑碲合成材料
30纳米的厚度的锗锑碲合成材料层而言，经由1.9GPa钨
诱发应力可能在500MPa左右。但对于具有10纳米的厚度
材料层而言，由钨层所施加的相同的1.9GPa应力可在锗锑
上诱发大约1GPa的应力。结果显示，以锗锑碲合成材料具
厚度而言，在没有诱发应力的情况下，观察到大约160℃的
碲合成材料层
有10纳米的
结晶相转变温
盐至六角最密度(Tx)，其中主要是岩盐或面心立方相位的结晶型态。从岩
堆积结晶形态的转变温度(Tfcc-hex)大约为350℃。以锗锑碲合
成材料具有10纳米的厚度而言，经由衬底背面上的钨层诱发790MPa的
拉伸应力，GST的结晶相转变温度(Tx)观察为160℃，其中主要是来自岩
盐或面心立方相位结晶型态。从岩盐至六角最密
于大约360℃的温度(Tfcc-hex)。 堆积结晶形态的转变发生
然而，以锗锑碲合成材料具有10纳米的厚度而言，在具有于大约1.9
诱发的压缩应力的情况下，观察到大约160℃的结晶相转变温度
Gpa的
(Tx)，
密堆积
成存储
遭受压
角最密
其中主要是来自岩盐或面心立方相位的结晶型态。从岩盐至六角最
结晶形态的转变并未发生于450℃以下所测试的温度。因此，可形
单元于锗锑碲合成材料中，其中锗锑碲合成材料小于10纳米厚且
缩应力，其中于制造期间一般所遭遇的温度下，可避免从岩盐至六
堆积结晶形态的转变。
对倾向于一个以上的结晶形态的其他存储器材料而言，例如锗锑碲合
对具有2.5纳米的厚度的锗锑碲合成材料(GST，
GexSbxTex)材料而言，
条件重复实验：不具有任何诱发性应力，具有诱发性的拉伸
有诱发性的压缩应力。结果显示，以锗锑碲合成材料具有2.5
成材料，具有小于或等于大约10纳米的厚度，且具有诱发性的压缩应力，
是可以抑制从岩盐至六角最密堆积结晶形态的转变，而避免材料的体积的
改变，而此体积的改变是不想要的。
鉴于三种应力
应力，以及具
纳米的厚度而
言，在没有诱发性应力的情况下，观察到大约160℃的结晶 相转变温度
盐至六角最密(Tx)，其中主要是来自岩盐或面心立方相位的结晶型态。从岩
堆积结晶形态的转变温度(Tfcc-hex)大约为350℃。以锗锑碲合
同样地，以锗锑碲合成材料具有2.5纳米的厚度而言，经由衬底背面
层诱发1.9GPa的压缩应力，观察到大约160℃的结晶相转变温度
上的钨
(Tx)，
密堆积
成存储
之下，
下，可
成材料具有2.5纳米的厚度而言，经由衬底背面上的钨层诱发790MPa的
拉伸应力，观察到大约160℃的结晶相转变温度(Tx)，其中主要是来自岩
盐或面心立方相位的结晶形态。从岩盐至六角最密堆积结晶形态的转变并
未发生在450℃以下。
其中主要是来自岩盐或面心立方相位的结晶形态。从岩盐至六角最
结晶形态的转变并未发生于450℃以下所测试的温度。因此，可形
单元于其锗锑碲合成材料中，其中，在压缩应力之下或在拉伸应力
锗锑碲合成材料厚度小于2.5纳米，于制造期间一般所遭遇的温度
避免从岩盐至六角最密堆积结晶形态的转变。
因此，当锗锑碲合成材料薄膜厚度小于或等于大约2.5纳米时，诱发
伸应力与诱发性的压缩应力两者抑制六角最密堆积相位形成。对倾
个以上的晶相的其他存储器材料而言，例如锗锑碲合成材料，具有
等于大约2.5纳米的厚度，且具有诱发性的拉伸应力或诱发性的压
性的拉
向于一
小于或
缩应力
的体积可以抑制抑制从岩盐至六角最密堆积结晶形态的转变，而避免材料
的改变，而此体积的改变是不想要的。
上述的实验提议当相变材料的厚度小于30纳米时，使应力诱发形成
料可于高温下抑制不受欢迎的晶相(例如六角最密堆积相位)的形
存储器装置中的存储单元可包括存储单元结构，例如蕈状存储单元结
相变材
成。
构、桥型存储单元结构、通孔中主动型存储单元结构以及孔型存储单元结
构。每个存储单元结构可能以受应力的锗锑碲合成材料被实现。如果一存
储单元结构中的一层的受应力的锗锑碲合成材料薄于10纳米，则应力效
应将会比如果厚于10纳米来得更显著。举例而言，具有一层薄于10纳米
的受应力的锗锑碲合成材料的桥型存储单元结构，是比如果此层的受应力
的锗锑碲合成材料比10纳米厚的桥型存储单元结构更有可能抑制六角最
密堆积相位形成。通过相变存储器装置的缩小，更多型式的存储单元结构
可具有多层比10纳米来的薄的受应力的锗锑碲合成材料且受益于本技术。
碲合成
320，
图3A与图3B显示包括分别具有诱发的压缩应力或拉伸应力的锗锑
材料的蕈状存储单元结构的剖面图。存储单元300具有一下电极
其从下层存取结构延伸通过一介电层330。在图3A中，一上电极340
被形成于具有诱发性的压缩应力(如以″＞＞＞＜＜＜″表示)的一存储器元件
310c的顶端上。封装材料332包围存储器材料。在图3B中，一上电极340
被形成于具有诱发性的拉伸应力(如以″＜＜＜＞＞＞″表示)的一存储器元件
310t的顶端上。存储器元件310c或310t可能电性耦接至邻接于存储器元
件310c或310t的封装材料332并与其物理接触。封装材料332可包括譬
如像SiO2、Si3N4、
SiOxNy或Al2O3的介电材料，以
及/或像TiN或W的导
在于存储器元件310c及
电材料或这些与其他材料的组合。有源区315存
310t中。在操作中，当电流通过在下电极320与
储器元件310c或310t时，有源区315比其余的
更快速地变热。
上电极340之间并通过存
存储器元件310c或310t
图4A与图4B显示包括分别具有诱发的压缩应力或拉伸应力的锗锑
材料的桥型存储单元结构的剖面图。存储单元400包括分离第一与
碲合成
第二电
极420与440的一介电间隙壁430。封装材料432包围存储器材料。
4A与图4B中，一存储器元件(分别为410c与410t)延伸横越过介电
430以接触第一与第二电极420、440，藉以界定一条在第一与第二
420、440之间具有由介电间隙壁430的宽度417所定义的一路径长
极间电流路径。在图4A中，存储器元件410c的材料可包括具有诱
压缩应力(如以″＞＞＞＜＜＜″表示)的相变材料。在图4B中，存储器元
变
在图
间隙壁
电极
度的电
发性的
件410t的材料可包括具有诱发性的拉伸应力(如以″＜＜＜＞＞＞″表示)的相
材料。存储器元件410c或410t可能电性耦接至邻接于存储器元件
410t的封装材料432并与其物理接触。封装材料可包括譬如像410c或
SiO2、Si3N4、
SiOxNy或Al2O3的介电材
材料的组合。在操作中，当
经由存储器元件410c或
410t更快速地变热。
料，及/或像TiN或W的导电材料或这些与其他
电流通过在第一与第二电极420、440之间并
410t时，有源区415比其余的存储器元件410c或
图5A与图5B显示包括分别具有诱发性的压缩应力或拉伸应力的锗
成材料的一″通孔中主动″型存储单元结构的剖面图。存储单元500
锑碲合
包括分
器元件
元件
的一宽
所使用
元件
别于上与下表面522、524接触第一与第二电极520、540的一存储
510c或510t。封装材料530包围存储器元件510c或510t。存储器
510c或510t具有于此例子中实质上与第一与第二电极520、540相同
度517，用以定义由介电材料所包围的一多层柱(未显示)。如于此
的，专门用语″实质上″是意图容纳制造公差。在图5A中，存储器
510c的材料可包括具有诱发性的压缩应力(如以″＞＞＞＜＜＜″表示)的一
相变材料。在图5B中，存储器元件510t的材料可包括具有诱发性的拉伸
应力(如以″＞＞＞＜＜＜″表示)的一相变材料。存储器元件510c或510t可
性耦接至邻接于存储器元件510c或510t的封装材料530并与其物理
封装材料530可包括譬如像SiO2、
能电
接触。
Si3N4、SiOxNy或
Al2O3的介电材料，及
或这些与其他材料的组合。在操作中，当电流
540之间并通过存储器元件510c或510t时，
图6A与图6B显示包括分别具有诱发的压缩应力或拉伸应力的锗锑
材料的孔型存储单元结构的剖面图。存储单元600包括一存储器元
610c或610t。封装材料630包围存储器元件610c或610t。孔型存储器
元件610c或610t是由分别于上与下表面接触第一与第二电极620、640的
介电材料(未显示)所包围。存储器元件610c或610t具有小于第一与第二
电极的宽度。在图6A中，存储器元件610c的材料可包括具有诱发性的压
缩应力(如以″＞＞＞＜＜＜″表示)的一相变材料。在第6B图中，存储器元
的材料可包括具有诱发性的拉伸应力(如以″＞＞＞＜＜＜″表
存储器元件610c或610t可能电性耦接至邻接于存储器
的封装材料630并与其物理接触。封装材料630可包括
碲合成
件
/或像TiN或W的导电材料
通过在第一与第二电极520、
有源区515比其余的存储器元件510c或510t更快速地变热。
件610t
示)的一相变材料。
元件610c或610t
譬如像SiO2、Si3N4、
SiOxNy或Al2O3的介电材
材料的组合。在操作中，当
经由存储器元件610c或
更快速地变热。
料，及/或像TiN或W的导电材料或这些与其他
电流通过在第一与第二电极620、640之间并
610t，有源区615比其余的存储器元件610c或610t
图7为包括多个具有受应力的锗锑碲合成材料的相变存储单元的一存
置700的简化方块图。存储器装置700包括一存储器阵列712，其
储器装
通过使
说明的。
列配置
阵列
用具有受应力的锗锑碲合成材料的相变存储单元而实现，如于此所
一字线译码器(方块714)被耦接至多条沿着存储器阵列712中的
的字线716并与其电性连通。一位线(行)译码器718是与多条沿着
712中的行配置的位线720电性连通。地址是被供应在总线722上到
译码器与驱动器714以及位线译码器718。方块724中的感测放大
据输入结构是经由数据总线726耦接至位线译码器718。数据是经
数据输入线728从存储器装置700上的输入/输出端口，或从存储器
700内部或外部的其他数据源被提供给方块724中的数据输入结构。
路750可能被包括在存储器装置700(例如一通用处理器或特殊目的
路)，或提供被阵列712所支持的系统单芯片功能性的模块的组合
据是经由一条数据输出线732从方块724中的感测放大器被提供给
装置700上的输入/输出端口，或提供给存储器装置700内部或外部
数据目的地。
于此例子中，通过使用一偏压配置状态机器而实现的一控制器734控
配置电源电压及电流源736(例如读取、设定、复位、擦除确认及程
电压及/或电流)的应用。控制器734可能通过使用本技艺所知的特
逻辑电路而实现。在替代实施例中，控制器734包括一通用处理器，
在相同的集成电路上被实现以执行一计算机程序来控制此装置的
在又其他实施例中，特殊目的逻辑电路与一通用处理器的一组合可
实行控制器734。
本发明并未受限于于此所说明的存储单元结构，且一般包括多个存储
单元，其包括具有诱发性的压缩或拉伸应力的相变材料的本体。
针对30纳米与10纳米锗锑碲合成材料材料已进行实验以研究压缩应
伸应力对再结晶现象速度的效应。在存储单元中具有较快再结晶现
的锗锑碲合成材料，可导致对于包括这种存储单元的集成电路的操
的改善。
图8A显示关于刚沉积非晶系30纳米锗锑碲合成材料在未受应力与受
达字线
器与数
由一条
装置
其他电
应用电
上。数
存储器
的其他
制偏压
序确认
殊目的
其可能
运作。
能用以
力与拉
象速度
作速度
应力的衬底上的结晶现象时间。如图8A所示，90％结晶现象是分别以关
于未受应力、受2.5毫托(mTorr)的应力(压缩应力)以及受23毫托的受应力
(拉伸应力)的衬底的140纳秒(ns)、185纳秒及170纳秒的最小脉冲宽度而
达成。因此，衬底上的压缩应力与拉伸应力分别使衬底上的刚沉积非晶系
30纳米锗锑碲合成材料的结晶现象变慢了45纳秒与30纳秒。
图8B显示关于在未受应力的与受应力的衬底上的熔化淬冷非晶系30
锑碲合成材料的再结晶现象时间。如图8B所示，90％结晶现象是
纳米锗
分别以
力(拉关于未受应力、受2.5毫托的应力(压缩应力)以及受23毫托的受应
伸应力)的衬底的50纳秒、97纳秒及86纳秒的最小脉冲宽度而达成。
图9A显示关于在未受应力的与受应力的衬底上的刚沉积非晶系10纳
因此，衬底上的压缩应力与拉伸应力分别使衬底上的熔化淬冷非晶系30
纳米锗锑碲合成材料的再结晶现象变慢了47纳秒与36纳秒。
米锗锑碲合成材料的结晶现象时间。如图9A所示，90％结晶现象是分别
以关于未受应力、受2.5毫托的应力(压缩应力)以及受23毫托的受应力(拉
伸应力)的衬底的170纳秒、237纳秒及223纳秒的最小脉冲宽度而达成。
因此，衬底上的压缩应力与拉伸应力分别使衬底上的刚沉积非晶系10纳
米锗锑碲合成材料的结晶现象变慢了67纳秒与
53纳秒。
图9B显示关于在未受应力的与受应力的衬底上的熔化淬冷非晶系10
锑碲合成材料的再结晶现象时间。如图9B所示，90％结晶现象是
纳米锗
分别以
力(拉关于未受应力、受2.5毫托的应力(压缩应力)以及受23毫托的受应
伸应力)的衬底的52纳秒、41纳秒及41纳秒的最小脉冲宽度而达成。
因此，衬底上的压缩应力与拉伸应力分别使衬底上的熔化淬冷非晶系10
纳米锗锑碲合成材料的再结晶现象加速了11纳秒与11纳秒。
概括言之，衬底上的压缩应力与拉伸应力使衬底上的刚沉积非晶系30
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定
本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神
和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附
的权利要求范围所界定的为准。
纳米锗锑碲合成材料的结晶现象与衬底上的熔化淬冷非晶系30纳米锗锑
碲合成材料的再结晶现象变慢。衬底上的压缩应力与拉伸应力使刚沉积非
晶系10纳米锗锑碲合成材料的结晶现象变慢。然而，衬底上的压缩应力
与拉伸应力使衬底上的熔化淬冷非晶系10纳米锗锑碲合成材料的再结晶
现象加速。存储单元中的具有较快的再结晶现象速度的锗锑碲合成材料可
加速存储单元的切换速度，且因而导致对于包括这种存储单元的集成电路
的操作速度的改善。
2024年4月23日发(作者：塔绚)
(19)中华人民共和国国家知识产权局
(12)发明专利说明书
(21)申请号 CN2.1
(22)申请日 2012.08.01
(71)申请人 旺宏电子股份有限公司
地址 中国台湾新竹科学工业园区力行路16号
(72)发明人 郑怀瑜
(74)专利代理机构 中科专利商标代理有限责任公司
代理人 任岩
(51)
H01L45/00
H01L27/24
(10)申请公布号 CN 103094475 A
(43)申请公布日 2013.05.08
权利要求说明书 说明书 幅图
(54)发明名称
存储器装置及其制造方法
(57)摘要
本发明公开了一种存储器装置及其
制造方法，该存储器装置包括一衬底以及
一在衬底上的存储器阵列。存储器阵列包
括多个存储单元，这些存储单元包括多个
在一封装材料层中的受应力的相变材料。
存储单元可包括存储单元结构，例如蕈状
(mushroom-type)存储单元结构、桥型
(bridge-type)存储单元结构、通孔中主动型
(active-in-via)存储单元结构以及孔型(pore-
type)存储单元结构。受应力的相变材料可
包括一般的锗锑碲合成(GST，Ge
法律状态
法律状态公告日
法律状态信息
法律状态
权 利 要 求 说 明 书
1.一种存储器装置的制造方法，包括：
提供一衬底；
于该衬底的一正面上形成多个存储单元，该多个存储单元包括多个相
使应力诱发形成在该多个相变材料中，使该多个相变材料成为受应力
2.根据权利要求1所述的方法，更包括：在形成该多个存储单元之
3.根据权利要求2所述的方法，其中该应力层包括一钨层，且该多
4.根据权利要求3所述的方法，其中该衬底包括一个半导体晶圆，
且该钨层具有范围在145纳米与175纳米之间的厚度。
的相变材料。
变材料，该多个相变材料位于一封装材料层中；以及
前，沉积一应力层在该衬底的一背面上，使该衬底产生一应力，以及在形
成该多个存储单元之后或之前，移除该应力层。
个受应力的相变材料不产生岩盐至六角最密堆积结晶形态的转变。
5.根据权利要求2所述的方法，其中沉积该应力层采用一用以诱发
6.根据权利要求2所述的方法，其中沉积该应力层采用一用以诱发
7.根据权利要求1所述的方法，其中该多个存储单元包括一蕈状存
8.根据权利要求1所述的方法，其中该多个相变材料包括多种锗锑
9.根据权利要求1所述的方法，其中该多个受应力的相变材料厚度
10.根据权利要求1所述的方法，其中该多个受应力的相变材料厚度
小于或等于2.5纳米，且具有诱发性的压缩应力或具有诱发性的拉伸应力。
小于或等于10纳米，且具有诱发性的压缩应力。
压缩应力所选择的溅射压力。
拉伸应力所选择的溅射压力。
储单元结构、一桥型存储单元结构、一通孔中主动型存储单元结构、以及
一孔型存储单元结构。
碲合成(GST，GexSbxTex)材料。
11.一种存储器装置，包括：
一衬底；以及
一存储器阵列，位于该衬底上，该存储器阵列包括多个存储单元，该
12.根据权利要求11所述的存储器装置，其中在450℃以下，该多个
13.根据权利要求11所述的存储器装置，其中该多个存储单元包括
受应力的相变材料不产生岩盐至六角最密堆积结晶形态的转变。
多个存储单元包括多个受应力的相变材料，该多个受应力的相变材料位于
封装材料层中。
一蕈状(mushroom-type)存储单元结构、一桥型(bridge-type)存储单元结构、
一通孔中主动型(active-in-via)存储单元结构、以及一孔型(pore-type)
元结构的至少其中之一。 存储单
14.根据权利要求11所述的存储器装置，其中该多个受应力的相变
材料包括多种锗锑碲合成(GST，
GexSbxTex)材料。
15.根据权利要求11所述的存储器装置，其中该多个受应力的相变
16.根据权利要求11所述的存储器装置，其中该多个受应力的相变
材料厚度小于或等于10纳米，且具有诱发性的压缩应力。
材料厚度小于或等于2.5纳米，且具有诱发性的压缩应力或具有诱发性的
拉伸应力。
说 明 书
技术领域
本发明是有关于存储器装置，其包括具有诱发性应力的相变存储器材
本申请案主张2011年10月31日提出申请的共同审理中的美国临时
请案号61/553,743的优先权。
背景技术
在一种包括存储器单元的相变存储器阵列中，每个存储器单元包括一
相变存储器元件。相变存储器元件是由相变材料所构成，其相变材料可展
现结晶系(低电阻)与非晶系(高电阻)状态之间的高电阻对比。相变材料可包
括材料的合金，例如锗(Ge)、锑(Sb)、碲(Te)、镓(Ga)、铟(In)、银(Ag)、
硒(Se)、铊(Ti)、铋(Bi)、锡(Sn)、铜(Cu)、钯(Pd)、铅(Pb)、硫磺(S)以及金
(Au)。通常，相变材料包括GexSbxTex
专利申
料，以及其制造方法。
材料，特别是Ge2Sb2Te5材料。
Ge2Sb2Te5材料显现一非晶相及两个晶相在一
温度范围。第一晶相为岩
第二晶相为六角最密堆积
相位(FCC)及六角最密堆积
度分别增加至大约150℃
盐相或面心立方(face-centered cubic，FCC)相。
相位(hexagonal-closed-packed，HCP)。面心立方
相位(HCP)是在刚沉积(as-deposed)非晶材料的温
与380℃时而形成(e等人，
(2002))。六角最密堆积相位的特征为：比
指示出额外薄膜收缩(2～3％)将在
line process，BEOL)之后上升。六
晶粒尺寸变化及孔洞，导致一低良
l.A，20，230
相变材料中的岩盐相更高的密度，
高温度(大约400℃)后段工艺(back-end of
角最密堆积的相位转变将导致界面中的
率并引发一可靠度问题。因此，六角最
密堆积相位形成并非是期望的。
本发明希望提供可抑制相变材料中的六角最密堆积相位形成的存储
以及用以制造这种存储器装置的方法。
发明内容
本发明提供了一种存储器装置，包括一衬底以及一存储器阵列在衬底
为了制造一种包括受应力的相变材料的存储器装置，可将一应力施加
为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施
配合所附图式，作详细说明如下：
附图说明
图1A-图1C显示施加压缩应力至锗锑碲合成材料(相变材料)的工艺。
图2A-图2C显示施加拉伸应力至锗锑碲合成材料(相变材料)的工艺。
器装置，
上；存储器阵列包括多个存储单元，存储单元包括在一封装材料层中的受
应力的相变材料；存储单元可包括存储单元结构，例如一蕈状
(mushroom-type)存储单元结构、一桥型(bridge-type)存储单元结构、一通孔
中主动型(active-in-via-type)存储单元结构以及一孔型(pore-type)存储单元
结构。
至一衬底，例如半导体晶圆。具有存储单元的集成电路晶粒包括在一封装
材料层中的相变材料，是可以形成于受应力的衬底的正面(front side)上。
衬底上的应力可被释放，诱发伸张或压缩应力至相变材料。
例，并
图3A-图3B显示包括受应力的锗锑碲合成材料的蕈状存储单元结构
图。
图4A-图4B显示包括受应力的锗锑碲合成材料的桥型存储单元结构
图。
图5A-图5B显示包括受应力的锗锑碲合成材料的″通孔中主动″型存
结构的剖面图。
图6A-图6B显示包括受应力的锗锑碲合成材料的孔型存储单元结构
图。
图7为包括具有受应力的锗锑碲合成材料的相变存储单元的一存储器
简化方块图。
图8A显示关于刚沉积非晶系30纳米锗锑碲合成材料的结晶现象时
图8B显示关于熔化淬冷非晶系30纳米锗锑碲合成材料的再结晶现象
时间。
图9A显示关于刚沉积非晶系10纳米锗锑碲合成材料的结晶现象时
图9B显示关于熔化淬冷非晶系10纳米锗锑碲合成材料的再结晶现象
时间。
【主要元件符号说明】
的剖面
的剖面
储单元
的剖面
装置的
间。
间。
110：衬底
120、220：应力层
130、230：存储单元层
300、400、500、600：存储单元
310c、310t：存储器元件
315、415、515、615：有源区
320：下电极
330：介电层
332、432：封装材料
340：上电极
410c、410t：存储器元件
417、517：宽度
420、440：电极
430：介电间隙壁
510c、510t：存储器元件
520、540：电极
522：上表面
524：下表面
530、630：封装材料
610c、610t：存储器元件
620、640：电极
700：存储器装置
712：存储器阵列
714：字线译码器与驱动器
716：字线
718：位线(行)译码器
720：位线
722：总线
724：感测放大器与数据输入结构
726：数据总线
728：数据输入线
732：数据输出线
734：控制器
736：偏压配置电源电压及电流源
750：电路
具体实施方式
以下将参考图1-图7提供受应力的相变存储器的实施例的详细说明。
以下将说明一种在应力之下具有包括相变材料的存储单元的存储器
应力可抑制具有不同体积的结晶形态之间的转变，例如从岩盐形态
装置。
转变成
较佳实施例是被说明以显示本技术，而非限制由权利要求范围所定义的范
畴。那些熟习本项技艺者将得知遵循此说明的各种等效变化。
六角最密堆积形态，相变材料为Ge2Sb2Te5，
及其他相变材料。以
的存储器装置的方法。
存储单元可包括但并未受限于蕈状存储单元结构、桥型存储单元结
孔中主动型存储单元结构以及孔型存储单元结构。那些存储器结构
一步说明于下。
受应力的相变材料可包括锗锑碲合成材料(GST，
构、通
被更进
下将说明用以制造这种包括诱发性应力相变材料
GexSbxTex)材料。锗 锑碲合成材料
可包括Ge2Sb2Te5。锗锑碲合成材料可具有小
于30纳米(nm) 的厚度，小于或等于大约10纳米的厚度，或小于或等
度。于此，专门用语″大约″包括在意欲厚度左右的范围
纳米)，其顺应制造变化以及在形成具有意欲厚度的一
制。受应力的相变材料可有诱发性拉伸应力或诱
于大约2.5纳米的厚
(于此情况下为2.5
层材料的度量衡的限
发性压缩应力。
以下提供用以制造包括存储器阵列的存储器装置的实施例的方法说
储器阵列包括存储单元，存储单元包括受应力的相变材料。
图1A至图1C显示对相变材料施加压缩应力的过程，为第一实施例。
一种在薄膜沉积在一衬底上之后决定薄膜的应力(σ)的方法，是通过使
明，存
参考图1A，首先提供一衬底110。衬底110可能譬如是具有大概几百微米
(例如725微米)的厚度的硅晶圆。一应力层120接着被沉积在衬底110的
一背面上并施加压缩应力在衬底110上。应力层120可包括钨层。应力层
120中的应力可导致衬底110弯曲。
用斯托尼的方程式(Stoney’s equation)来测量衬底曲率。斯托尼的方程式说
明在薄膜(例如应力层120)的应力(σ)与类似板的衬底(例如衬底110)之间的
关系：
>s >
mn>1
aths>
其中Es为衬底的杨氏模数(Young’s modulus)，υs为关于衬
底的泊松比 (Poisson’s ratio)，Ms为衬底的双轴模数，
R0ds为衬底厚度，而df为薄膜厚度。
与R1分别为在薄膜沉积在衬底上之前及之后的衬底的曲率的半径。
当一板状的衬底是因薄膜的应力而弯曲时，其形成具有一个半径的弧
形。弯曲衬底的曲率为半径的倒数。斯托尼的方程式通过使用项目
(1/R1-1/R0)计算薄膜的应力，项目
及之后
果差异
(1/R1-1/R0)为在薄膜沉积在衬底上之前
的曲率之间的差异。如果差异为负，则薄膜的应力(σ)是压缩的。如
为正，则薄膜的应力(σ)是伸张的。
衬底越厚，对薄膜而言就越难使其弯曲。如果弯曲已导致某个曲率差
异(1/R1-1/R0)，则由斯托尼的方程式可知薄膜必须
的衬底，相比于较薄的衬底。事实上，薄膜的应
平方成比例。
施加较大的应力于较厚
力(σ)是与衬底厚度(ds)的
不同薄膜厚度，不同衬底曲率差异
沉积在衬底的背面上的薄膜的厚度可能不同。举例而言，具有厚度df1
的第一薄膜或具有厚度df2的第二薄膜沉积在相同衬底的背面上，于此
df1可能等于、小于或大于df2。与相同材料的较薄的薄膜
相比，较厚的薄膜可 能导致更大的衬底曲
率差异(1/R1-1/R0)，但不一定导致更大的应力(σ)。就
薄膜的厚度而论，此乃因为曲率差异的增加会需要在更高的成本下达成。
将这种成本纳入考虑，斯托尼的方程式通过以薄膜的厚度(df)缩
(σ)。 小此应力
不同薄膜厚度，相同衬底曲率差异
另一方面，如果df1小于df2，且第一与第二薄膜在相同衬
底上导致相 同的曲率差异(1/R1-1/R0)，则斯托尼
二薄膜相比，具有较小厚度的第一
的方程式可知：与具有较大厚度的第
薄膜必须施加更大的应力(σ)在衬底上。
当薄膜是由不同材料所构成或因为是利用不同工艺而沉积在衬底上，
对薄膜沉积而言，溅射为普通工艺。就相同材料与相同厚度的薄膜而
论，应力(σ)为溅射压力的函数。举例而言，应力层120可能通过于2.5mtorr
的溅射压力下溅射而沉积，用以在衬底110的背面上诱发1.9GPa压缩应
力。衬底110可具有大约725微米(ds)的厚度，而应力层120可
范围在145纳米与175纳米(df)之间的厚度。
较薄的薄膜也可施加更大的应力。
具有大约
应力型式是否为压缩或伸张，是由溅射压力所导致，且由斯托尼的方
程式中的项目(1/R1-1/R0)的符号所决定。施加适当
诱发所需的应力型式与大小于衬底和相变材料，
的溅射压力可选择性地
例如是锗锑碲合成材料。
参考图1B，在存储单元层130中，存储单元包括封装材料层中的相 变材料，
存储单元被形成于衬底的正面上，衬底110是由在背面的应力层 120所
朝第一
延伸，
诱发的压缩应力而被弯曲成弓形。存储单元层130可包括多条位线
方向平行延伸且与位线译码器电性连通；多条字线朝第二方向平行
且与字线译码器/驱动器电性连通。
存储单元层130中的存储单元可形成于位线与字线的交点。存储单元
中的每一个存储单元被耦接至存取装置(例如二极管或晶体管)，配
层130
置成电
般而言，
至存取
电极。
性串联在多条位线中的一条位线与多条字线中的一条字线之间。一
存储单元可包括下电极、存储器元件以及上电极。下电极被耦接
装置。上电极被耦接至位线。存储器元件被串联耦接至下电极与上
存取装置形成在存储单元层130下方。
存储单元层130中的存储单元的存储器元件可包括锗锑碲合成材料
(GST，
GexSbxTex)材料。锗锑碲合成材料可包括
Ge2Sb2Te5。锗锑碲合成材
有小于30纳米，小于或等于大约10纳米，或小于或等于大约2.5
厚度。厚度的效果是结合关于依据本发明的实验的记述而说明于
料可具
纳米的
下。存
材料。储器元件与封装材料邻接，存储器元件可电性耦接且直接接触封装
封装材料可包括TiN、SiO2、SiN、Al2O3、
W或这种材料的多重层
存储单元层130中的存储单元可包括多个存储单元结构，例如蕈状存
结构、桥型存储单元结构、通孔中主动型存储单元结构以及孔型存
结构。那些存储器结构可包括如上所述的锗锑碲合成材料与封装材
是结合图3-图6而更进一步说明于下。
如上所述，存储单元层130包括多条字线、多条位线、存取装置以及
元；存储单元层130可在从衬底110的背面移除应力层120之前形
存储单
成于衬
储单元
储单元
料，且
组合。
底110的正面上，如下参考图1C所述。或者，部分的存储单元层 130(例
存储单
使每个
多条字
120之
如多条位线)可在从衬底110的背面移除应力层120之后形成。如果
元层130中的存储单元与对应的存取装置是被配置成电性串联，以
存储单元耦接至多条位线中的一条位线，且使每个存取装置耦接至
线中的一条字线，则存取装置亦可在从衬底110的背面移除应力层
后形成在存储单元层130上面。
参考图1C，应力层120是从衬底110的背面被移除。在应力层120
譬如包
括钨的实施例中，可使用H2O2刻蚀剂而利用刻蚀工艺来
移除应力 层120。因此，已通过应力层120施加在衬底110上的应力已
且对应的应力被诱发在相变材料中。在图1C中，此应力被诱
元层130的相变材料为压缩应力。
经被移除，
发在存储单
图2A至图2C为第二实施例的步骤，于此拉伸应力被诱发形成于相
参考图2A，首先如在图1A中提供衬底110，其中，衬底110可
变材料。
包括半
并施加
内应力
溅射压
导体晶圆或其他结构。接着，应力层220沉积在衬底110的背面上
拉伸应力在衬底110上。应力层220可包括钨层。应力层220中的
可导致衬底110弯曲。举例而言，应力层220可通过于23mtorr的
力下溅射沉积而诱发790MPa的拉伸应力在衬底110的背面上。
关于斯托尼的方程式的说明请参考图1A，大致适用于图2A。
参考图2B，在一存储单元层230中，存储单元包括封装材料层中的
料，存储单元被形成于衬底110的正面上。关于存储单元层130的
参考图1B，大致适用于图2B的存储单元层230。尤其，存储单元
可包括字线、位线、存取装置以及存储单元的各种组合。存储单元
成于与存储单元层230中的存取装置电性串联的位线与字线的交
存储单元层230的存储单元中的存储器元件可包括锗锑碲合成
相变材
说明请
层230
可能形
点。在
(GST，
GexSbxTex)材料。锗锑碲合成材料可包括
Ge2Sb2Te5。
如上所述，存储单元层230可能在从衬底110的背面移除应力层220
成于衬底110的正面上，如下参考图2C所述。或者，部分存储单
之前形
元层
成。如
串联，
置耦接
衬底
230(例如多条位线)可能在将应力层220移离衬底110的背面之后形
果存储单元层230中的存储单元与对应的存取装置是被配置成电性
以使每个存储单元耦接至多条位线中的一条位线，且使每个存取装
至多条字线中的一条字线，则存取装置亦可能在将应力层220移离
110的背面之后形成于存储单元层230中。
参考图2C，应力层220是被移离衬底110的背面。此应力层220包
括钨，
其可能通过使用H2O2刻蚀剂而利用刻蚀工艺而被移除。
因此，通 过应力层220施加在衬底110上的应力已经被移除，且对应的
形成在衬底110的正面上的存储单元层230中的相变材料一。
此应力被诱发在存储单元层230的相变材料为拉伸应力。
应力被诱发
在图2C中，
参考图1A至图1C以及图2A至图2C，说明一种使应力诱发在相变
方法，其首先使应力层沉积在衬底的背面上，接着，在存储单元层
衬底的正面上时移除应力层。然而，也可使用其他方法诱发应力在
料。举例而言，外部机械应力可能在形成存储单元之后被施加至衬
装层亦可能被沉积成与相变材料邻接，用以诱发应力于此层的相变
利用相变材料所诱发的应力的实施例执行的实验证明诱发应力可按
的大小及符号(压缩或伸张)，以及按照受应力的相变材料层的厚度
在相变材料中的六角最密堆积形态(HCP形态)的形成。对具有30
材料的
形成于
相变材
底。封
材料。
照应力
来抑制
纳米的
厚度的锗锑碲合成(GST，GexSbxTex)材料而
言，鉴于两种应力条件 执行实验：不具有诱
力的情况下，观察到
心立方相位的结晶型
转变温度
发应力以及具有诱发的拉伸应力。在没有任何诱发应
169℃的结晶相转变温度(Tx)，其中主要是岩盐或面
态。从岩盐至六角最密堆积结晶形态(HCP or Hex)的
(Tfcc-hex)大约为373℃。经由背面的钨层，施加790MPa的拉伸
应力，GST的结晶转变温度(Tx)观察为163℃，接近于未受应力GST的
Tx。从岩盐至六角最密堆积结晶形态的转变发生于大约403℃的温度
(Tfcc-hex)，其实质上高于未受应力的锗锑碲合成材料的温度，
半导体制造环境中常遭遇到的温度下形成不期望的六角
果显示，以锗锑碲合成材料具有30纳米的厚度而言，
之下，不论是否有受应力，六角最密堆积相位皆会形成。
成材料的30纳米的压缩应力条件而言，(Tfcc-
到的期望温度的范围之内。
但仍然导致于
最密堆积相位。结
在一定的温度条件
对关于锗锑碲合
hex)亦维持在制造期间所遭遇
对具有10纳米的厚度的锗锑碲合成材料(GST，
GexSbxTex)材料而言，
条件重复实验：不具有诱发应力，具有诱发性的拉伸应力，
性的压缩应力。一般而言，诱发形成锗锑碲合成材料层在硅
的应力是小于通过钨(W)层施加在硅衬底的背面上的应力。
鉴于三种应力
以及具有诱发
衬底的正面上
已知施加在背
层所受的应力
合成材料层的
的应力首先通
移除，且形成
厚度。对具有
层在背面上的
的锗锑碲合成
面上的相同应力，锗锑碲合成材料层越薄，锗锑碲合成材料
越高，因为诱发形成锗锑碲合成材料层的应力取决于锗锑碲
厚度与移除钨层之后的硅衬底的松弛。举例而言，1.9GPa
过使钨(W)层沉积在衬底的背面上而被施加。钨(W)层随后被
于锗锑碲合成材料层的诱发应力大小取决于锗锑碲合成材料
30纳米的厚度的锗锑碲合成材料层而言，经由1.9GPa钨
诱发应力可能在500MPa左右。但对于具有10纳米的厚度
材料层而言，由钨层所施加的相同的1.9GPa应力可在锗锑
上诱发大约1GPa的应力。结果显示，以锗锑碲合成材料具
厚度而言，在没有诱发应力的情况下，观察到大约160℃的
碲合成材料层
有10纳米的
结晶相转变温
盐至六角最密度(Tx)，其中主要是岩盐或面心立方相位的结晶型态。从岩
堆积结晶形态的转变温度(Tfcc-hex)大约为350℃。以锗锑碲合
成材料具有10纳米的厚度而言，经由衬底背面上的钨层诱发790MPa的
拉伸应力，GST的结晶相转变温度(Tx)观察为160℃，其中主要是来自岩
盐或面心立方相位结晶型态。从岩盐至六角最密
于大约360℃的温度(Tfcc-hex)。 堆积结晶形态的转变发生
然而，以锗锑碲合成材料具有10纳米的厚度而言，在具有于大约1.9
诱发的压缩应力的情况下，观察到大约160℃的结晶相转变温度
Gpa的
(Tx)，
密堆积
成存储
遭受压
角最密
其中主要是来自岩盐或面心立方相位的结晶型态。从岩盐至六角最
结晶形态的转变并未发生于450℃以下所测试的温度。因此，可形
单元于锗锑碲合成材料中，其中锗锑碲合成材料小于10纳米厚且
缩应力，其中于制造期间一般所遭遇的温度下，可避免从岩盐至六
堆积结晶形态的转变。
对倾向于一个以上的结晶形态的其他存储器材料而言，例如锗锑碲合
对具有2.5纳米的厚度的锗锑碲合成材料(GST，
GexSbxTex)材料而言，
条件重复实验：不具有任何诱发性应力，具有诱发性的拉伸
有诱发性的压缩应力。结果显示，以锗锑碲合成材料具有2.5
成材料，具有小于或等于大约10纳米的厚度，且具有诱发性的压缩应力，
是可以抑制从岩盐至六角最密堆积结晶形态的转变，而避免材料的体积的
改变，而此体积的改变是不想要的。
鉴于三种应力
应力，以及具
纳米的厚度而
言，在没有诱发性应力的情况下，观察到大约160℃的结晶 相转变温度
盐至六角最密(Tx)，其中主要是来自岩盐或面心立方相位的结晶型态。从岩
堆积结晶形态的转变温度(Tfcc-hex)大约为350℃。以锗锑碲合
同样地，以锗锑碲合成材料具有2.5纳米的厚度而言，经由衬底背面
层诱发1.9GPa的压缩应力，观察到大约160℃的结晶相转变温度
上的钨
(Tx)，
密堆积
成存储
之下，
下，可
成材料具有2.5纳米的厚度而言，经由衬底背面上的钨层诱发790MPa的
拉伸应力，观察到大约160℃的结晶相转变温度(Tx)，其中主要是来自岩
盐或面心立方相位的结晶形态。从岩盐至六角最密堆积结晶形态的转变并
未发生在450℃以下。
其中主要是来自岩盐或面心立方相位的结晶形态。从岩盐至六角最
结晶形态的转变并未发生于450℃以下所测试的温度。因此，可形
单元于其锗锑碲合成材料中，其中，在压缩应力之下或在拉伸应力
锗锑碲合成材料厚度小于2.5纳米，于制造期间一般所遭遇的温度
避免从岩盐至六角最密堆积结晶形态的转变。
因此，当锗锑碲合成材料薄膜厚度小于或等于大约2.5纳米时，诱发
伸应力与诱发性的压缩应力两者抑制六角最密堆积相位形成。对倾
个以上的晶相的其他存储器材料而言，例如锗锑碲合成材料，具有
等于大约2.5纳米的厚度，且具有诱发性的拉伸应力或诱发性的压
性的拉
向于一
小于或
缩应力
的体积可以抑制抑制从岩盐至六角最密堆积结晶形态的转变，而避免材料
的改变，而此体积的改变是不想要的。
上述的实验提议当相变材料的厚度小于30纳米时，使应力诱发形成
料可于高温下抑制不受欢迎的晶相(例如六角最密堆积相位)的形
存储器装置中的存储单元可包括存储单元结构，例如蕈状存储单元结
相变材
成。
构、桥型存储单元结构、通孔中主动型存储单元结构以及孔型存储单元结
构。每个存储单元结构可能以受应力的锗锑碲合成材料被实现。如果一存
储单元结构中的一层的受应力的锗锑碲合成材料薄于10纳米，则应力效
应将会比如果厚于10纳米来得更显著。举例而言，具有一层薄于10纳米
的受应力的锗锑碲合成材料的桥型存储单元结构，是比如果此层的受应力
的锗锑碲合成材料比10纳米厚的桥型存储单元结构更有可能抑制六角最
密堆积相位形成。通过相变存储器装置的缩小，更多型式的存储单元结构
可具有多层比10纳米来的薄的受应力的锗锑碲合成材料且受益于本技术。
碲合成
320，
图3A与图3B显示包括分别具有诱发的压缩应力或拉伸应力的锗锑
材料的蕈状存储单元结构的剖面图。存储单元300具有一下电极
其从下层存取结构延伸通过一介电层330。在图3A中，一上电极340
被形成于具有诱发性的压缩应力(如以″＞＞＞＜＜＜″表示)的一存储器元件
310c的顶端上。封装材料332包围存储器材料。在图3B中，一上电极340
被形成于具有诱发性的拉伸应力(如以″＜＜＜＞＞＞″表示)的一存储器元件
310t的顶端上。存储器元件310c或310t可能电性耦接至邻接于存储器元
件310c或310t的封装材料332并与其物理接触。封装材料332可包括譬
如像SiO2、Si3N4、
SiOxNy或Al2O3的介电材料，以
及/或像TiN或W的导
在于存储器元件310c及
电材料或这些与其他材料的组合。有源区315存
310t中。在操作中，当电流通过在下电极320与
储器元件310c或310t时，有源区315比其余的
更快速地变热。
上电极340之间并通过存
存储器元件310c或310t
图4A与图4B显示包括分别具有诱发的压缩应力或拉伸应力的锗锑
材料的桥型存储单元结构的剖面图。存储单元400包括分离第一与
碲合成
第二电
极420与440的一介电间隙壁430。封装材料432包围存储器材料。
4A与图4B中，一存储器元件(分别为410c与410t)延伸横越过介电
430以接触第一与第二电极420、440，藉以界定一条在第一与第二
420、440之间具有由介电间隙壁430的宽度417所定义的一路径长
极间电流路径。在图4A中，存储器元件410c的材料可包括具有诱
压缩应力(如以″＞＞＞＜＜＜″表示)的相变材料。在图4B中，存储器元
变
在图
间隙壁
电极
度的电
发性的
件410t的材料可包括具有诱发性的拉伸应力(如以″＜＜＜＞＞＞″表示)的相
材料。存储器元件410c或410t可能电性耦接至邻接于存储器元件
410t的封装材料432并与其物理接触。封装材料可包括譬如像410c或
SiO2、Si3N4、
SiOxNy或Al2O3的介电材
材料的组合。在操作中，当
经由存储器元件410c或
410t更快速地变热。
料，及/或像TiN或W的导电材料或这些与其他
电流通过在第一与第二电极420、440之间并
410t时，有源区415比其余的存储器元件410c或
图5A与图5B显示包括分别具有诱发性的压缩应力或拉伸应力的锗
成材料的一″通孔中主动″型存储单元结构的剖面图。存储单元500
锑碲合
包括分
器元件
元件
的一宽
所使用
元件
别于上与下表面522、524接触第一与第二电极520、540的一存储
510c或510t。封装材料530包围存储器元件510c或510t。存储器
510c或510t具有于此例子中实质上与第一与第二电极520、540相同
度517，用以定义由介电材料所包围的一多层柱(未显示)。如于此
的，专门用语″实质上″是意图容纳制造公差。在图5A中，存储器
510c的材料可包括具有诱发性的压缩应力(如以″＞＞＞＜＜＜″表示)的一
相变材料。在图5B中，存储器元件510t的材料可包括具有诱发性的拉伸
应力(如以″＞＞＞＜＜＜″表示)的一相变材料。存储器元件510c或510t可
性耦接至邻接于存储器元件510c或510t的封装材料530并与其物理
封装材料530可包括譬如像SiO2、
能电
接触。
Si3N4、SiOxNy或
Al2O3的介电材料，及
或这些与其他材料的组合。在操作中，当电流
540之间并通过存储器元件510c或510t时，
图6A与图6B显示包括分别具有诱发的压缩应力或拉伸应力的锗锑
材料的孔型存储单元结构的剖面图。存储单元600包括一存储器元
610c或610t。封装材料630包围存储器元件610c或610t。孔型存储器
元件610c或610t是由分别于上与下表面接触第一与第二电极620、640的
介电材料(未显示)所包围。存储器元件610c或610t具有小于第一与第二
电极的宽度。在图6A中，存储器元件610c的材料可包括具有诱发性的压
缩应力(如以″＞＞＞＜＜＜″表示)的一相变材料。在第6B图中，存储器元
的材料可包括具有诱发性的拉伸应力(如以″＞＞＞＜＜＜″表
存储器元件610c或610t可能电性耦接至邻接于存储器
的封装材料630并与其物理接触。封装材料630可包括
碲合成
件
/或像TiN或W的导电材料
通过在第一与第二电极520、
有源区515比其余的存储器元件510c或510t更快速地变热。
件610t
示)的一相变材料。
元件610c或610t
譬如像SiO2、Si3N4、
SiOxNy或Al2O3的介电材
材料的组合。在操作中，当
经由存储器元件610c或
更快速地变热。
料，及/或像TiN或W的导电材料或这些与其他
电流通过在第一与第二电极620、640之间并
610t，有源区615比其余的存储器元件610c或610t
图7为包括多个具有受应力的锗锑碲合成材料的相变存储单元的一存
置700的简化方块图。存储器装置700包括一存储器阵列712，其
储器装
通过使
说明的。
列配置
阵列
用具有受应力的锗锑碲合成材料的相变存储单元而实现，如于此所
一字线译码器(方块714)被耦接至多条沿着存储器阵列712中的
的字线716并与其电性连通。一位线(行)译码器718是与多条沿着
712中的行配置的位线720电性连通。地址是被供应在总线722上到
译码器与驱动器714以及位线译码器718。方块724中的感测放大
据输入结构是经由数据总线726耦接至位线译码器718。数据是经
数据输入线728从存储器装置700上的输入/输出端口，或从存储器
700内部或外部的其他数据源被提供给方块724中的数据输入结构。
路750可能被包括在存储器装置700(例如一通用处理器或特殊目的
路)，或提供被阵列712所支持的系统单芯片功能性的模块的组合
据是经由一条数据输出线732从方块724中的感测放大器被提供给
装置700上的输入/输出端口，或提供给存储器装置700内部或外部
数据目的地。
于此例子中，通过使用一偏压配置状态机器而实现的一控制器734控
配置电源电压及电流源736(例如读取、设定、复位、擦除确认及程
电压及/或电流)的应用。控制器734可能通过使用本技艺所知的特
逻辑电路而实现。在替代实施例中，控制器734包括一通用处理器，
在相同的集成电路上被实现以执行一计算机程序来控制此装置的
在又其他实施例中，特殊目的逻辑电路与一通用处理器的一组合可
实行控制器734。
本发明并未受限于于此所说明的存储单元结构，且一般包括多个存储
单元，其包括具有诱发性的压缩或拉伸应力的相变材料的本体。
针对30纳米与10纳米锗锑碲合成材料材料已进行实验以研究压缩应
伸应力对再结晶现象速度的效应。在存储单元中具有较快再结晶现
的锗锑碲合成材料，可导致对于包括这种存储单元的集成电路的操
的改善。
图8A显示关于刚沉积非晶系30纳米锗锑碲合成材料在未受应力与受
达字线
器与数
由一条
装置
其他电
应用电
上。数
存储器
的其他
制偏压
序确认
殊目的
其可能
运作。
能用以
力与拉
象速度
作速度
应力的衬底上的结晶现象时间。如图8A所示，90％结晶现象是分别以关
于未受应力、受2.5毫托(mTorr)的应力(压缩应力)以及受23毫托的受应力
(拉伸应力)的衬底的140纳秒(ns)、185纳秒及170纳秒的最小脉冲宽度而
达成。因此，衬底上的压缩应力与拉伸应力分别使衬底上的刚沉积非晶系
30纳米锗锑碲合成材料的结晶现象变慢了45纳秒与30纳秒。
图8B显示关于在未受应力的与受应力的衬底上的熔化淬冷非晶系30
锑碲合成材料的再结晶现象时间。如图8B所示，90％结晶现象是
纳米锗
分别以
力(拉关于未受应力、受2.5毫托的应力(压缩应力)以及受23毫托的受应
伸应力)的衬底的50纳秒、97纳秒及86纳秒的最小脉冲宽度而达成。
图9A显示关于在未受应力的与受应力的衬底上的刚沉积非晶系10纳
因此，衬底上的压缩应力与拉伸应力分别使衬底上的熔化淬冷非晶系30
纳米锗锑碲合成材料的再结晶现象变慢了47纳秒与36纳秒。
米锗锑碲合成材料的结晶现象时间。如图9A所示，90％结晶现象是分别
以关于未受应力、受2.5毫托的应力(压缩应力)以及受23毫托的受应力(拉
伸应力)的衬底的170纳秒、237纳秒及223纳秒的最小脉冲宽度而达成。
因此，衬底上的压缩应力与拉伸应力分别使衬底上的刚沉积非晶系10纳
米锗锑碲合成材料的结晶现象变慢了67纳秒与
53纳秒。
图9B显示关于在未受应力的与受应力的衬底上的熔化淬冷非晶系10
锑碲合成材料的再结晶现象时间。如图9B所示，90％结晶现象是
纳米锗
分别以
力(拉关于未受应力、受2.5毫托的应力(压缩应力)以及受23毫托的受应
伸应力)的衬底的52纳秒、41纳秒及41纳秒的最小脉冲宽度而达成。
因此，衬底上的压缩应力与拉伸应力分别使衬底上的熔化淬冷非晶系10
纳米锗锑碲合成材料的再结晶现象加速了11纳秒与11纳秒。
概括言之，衬底上的压缩应力与拉伸应力使衬底上的刚沉积非晶系30
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定
本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神
和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附
的权利要求范围所界定的为准。
纳米锗锑碲合成材料的结晶现象与衬底上的熔化淬冷非晶系30纳米锗锑
碲合成材料的再结晶现象变慢。衬底上的压缩应力与拉伸应力使刚沉积非
晶系10纳米锗锑碲合成材料的结晶现象变慢。然而，衬底上的压缩应力
与拉伸应力使衬底上的熔化淬冷非晶系10纳米锗锑碲合成材料的再结晶
现象加速。存储单元中的具有较快的再结晶现象速度的锗锑碲合成材料可
加速存储单元的切换速度，且因而导致对于包括这种存储单元的集成电路
的操作速度的改善。