2024年5月2日发(作者：农千)
（19）中华人民共和国国家知识产权局
（12）发明专利申请
（21）申请号 CN2.4
（22）申请日 2017.12.19
（71）申请人 华为国际有限公司
地址 新加坡新加坡市签名大厦樟宜商务园中央2#07-08 51号
（10）申请公布号
CN111386657A
（43）申请公布日 2020.07.07
（72）发明人 杨腾智;陈雪松;于锐;刘苏鹏;袁超
（74）专利代理机构 北京龙双利达知识产权代理有限公司
代理人 周乔
（51）
权利要求说明书 说明书 幅图
（54）发明名称
数字时间转换器（DTC）辅助的全数字锁相环（ADPLL）电路
（57）摘要
本发明公开了一种数字时间转换器
(digital‑to‑time converter，DTC)辅助的全数字
锁相环(all digital phase locked loop，
ADPLL)电路(200)，包括：DTC误差补偿器
(202)，用于接收相位偏移信号，所述相位偏移信
号是对时间数字转换器(time‑to‑digital
converter，TDC)电路(204)的输出进行处理之后
得到的，所述相位偏移信号包括DTC误差，所述
DTC误差对应于经过DTC电路(206)处理的参考时
钟信号与取自所述ADPLL电路的输出信号的反馈
时钟信号之间的相位差。所述补偿器用于处理所
述相位偏移信号，以生成表示所述DTC误差的数
字信号，所述数字信号作为输出信号。另外，将
所述输出信号从所述相位偏移信号中减去，得到
所述相位偏移信号的相位纠正信号。
法律状态
法律状态公告日
2020-07-07
2020-07-07
2020-07-31
法律状态信息
公开
公开
实质审查的生效
法律状态
公开
公开
实质审查的生效
权利要求说明书
数字时间转换器（DTC）辅助的全数字锁相环（ADPLL）电路的权利要求说明书内容是....请下
载后查看
说明书
数字时间转换器（DTC）辅助的全数字锁相环（ADPLL）电路的说明书内容是....请下载后查看
2024年5月2日发(作者：农千)
（19）中华人民共和国国家知识产权局
（12）发明专利申请
（21）申请号 CN2.4
（22）申请日 2017.12.19
（71）申请人 华为国际有限公司
地址 新加坡新加坡市签名大厦樟宜商务园中央2#07-08 51号
（10）申请公布号
CN111386657A
（43）申请公布日 2020.07.07
（72）发明人 杨腾智;陈雪松;于锐;刘苏鹏;袁超
（74）专利代理机构 北京龙双利达知识产权代理有限公司
代理人 周乔
（51）
权利要求说明书 说明书 幅图
（54）发明名称
数字时间转换器（DTC）辅助的全数字锁相环（ADPLL）电路
（57）摘要
本发明公开了一种数字时间转换器
(digital‑to‑time converter，DTC)辅助的全数字
锁相环(all digital phase locked loop，
ADPLL)电路(200)，包括：DTC误差补偿器
(202)，用于接收相位偏移信号，所述相位偏移信
号是对时间数字转换器(time‑to‑digital
converter，TDC)电路(204)的输出进行处理之后
得到的，所述相位偏移信号包括DTC误差，所述
DTC误差对应于经过DTC电路(206)处理的参考时
钟信号与取自所述ADPLL电路的输出信号的反馈
时钟信号之间的相位差。所述补偿器用于处理所
述相位偏移信号，以生成表示所述DTC误差的数
字信号，所述数字信号作为输出信号。另外，将
所述输出信号从所述相位偏移信号中减去，得到
所述相位偏移信号的相位纠正信号。
法律状态
法律状态公告日
2020-07-07
2020-07-07
2020-07-31
法律状态信息
公开
公开
实质审查的生效
法律状态
公开
公开
实质审查的生效
权利要求说明书
数字时间转换器（DTC）辅助的全数字锁相环（ADPLL）电路的权利要求说明书内容是....请下
载后查看
说明书
数字时间转换器（DTC）辅助的全数字锁相环（ADPLL）电路的说明书内容是....请下载后查看