最新消息: USBMI致力于为网友们分享Windows、安卓、IOS等主流手机系统相关的资讯以及评测、同时提供相关教程、应用、软件下载等服务。

74ls90引脚图及功能

IT圈 admin 78浏览 0评论

2024年6月3日发(作者:闻人晗)

74LS90功能:十进制计数器(÷2 和÷5)

原理说明:本电路是由4 个主从触发器和用作除2 计数器及计数周期长度为除5 的3 位2 进

制计数器所用的附加选通所组成。有选通的零复位和置9 输入。

为了利用本计数器的最大计数长度(十进制),可将B 输入同QA 输出连接,输入计数脉冲可

加到输入A 上,此时输出就如相应的功能表上所要求的那样。

LS90 可以获得对称的十分频计数,办法是将QD 输出接到A 输入端,并把输入计数脉冲加到

B 输入端,在QA 输出端处产生对称的十分频方波。

真值表:

Reset Inputs复位输入

R0(1)

H

H

X

X

L

L

X

R0(2)

H

H

X

L

X

X

L

R9(1)

L

X

H

X

L

X

L

R9(2)

X

L

H

L

X

L

X

输出

QD

QC

QB

QA

L

L

H

L

L

L

L

L

L

L

L

H

COUNT

COUNT

COUNT

COUNT

H=高电平 L=低电平 ×=不定

BCD 计数顺序(注1)

Count

0

1

2

3

4

5

6

7

8

9

输出

QD

QC

L

L

L

L

L

L

L

L

H

H

L

L

L

L

H

H

H

H

L

L

QB

L

L

H

H

L

L

H

H

L

L

输出

QA

L

L

L

L

QD

L

L

L

L

QC

L

L

H

H

QB

L

H

L

H

QA

L

H

L

H

L

H

L

H

L

H

5-2 进制计数顺序(注2)

Count

0

1

2

3

4

5

6

7

8

9

L

H

H

H

H

H

H

L

L

L

L

H

L

L

L

H

H

L

L

L

H

L

H

L

注1:对于BCD(十进)计数,输出QA 连到输入B 计数

注2:对于5-2 进制计数,输出QD 连到输入A 计数

图1 74LS90引脚图

图2 74LS90逻辑图

Recommended Operating Conditions建议操作条件:

Symbol

符号

VCC

VIH

VIL

IOH

IOL

fCLK

Parameter 参数

最小

典型

最大

5.25

-

0.8

-0.4

8

32

16

Supply Voltage 电源电压

High Level Input Voltage输入高电平电压

LOW Level Input Voltage 输入低电平电压

HIGH Level Output Current高电平输出电流

LOW Level Output Current低电平输出电流

Clock Frequency (Note 5)时钟频率

A to QA

B to QB

4.75

5

2

-

-

-

0

0

-

-

-

-

-

-

fCLK

Clock Frequency (Note 6)时钟频率

A to QA

B to QB

A

0

0

15

30

15

25

50

25

25

35

0

-

-

-

-

-

-

-

-

-

-

-

20

10

-

-

-

-

-

-

-

-

70

MHz

tW

Pulse Width (Note 5)脉冲宽度

B

Reset

A

ns

tW

Pulse Width (Note 6)脉冲宽度

B

Reset

ns

tREL

tREL

TA

Reset Release Time (Note 5)重置发布时间

Reset Release Time (Note 6)重置发布时间

Free Air Operating Temperature工作温度

ns

ns

Note 5: CL = 15 pF, RL = 2 kW, TA = 25℃ and VCC = 5V

Note 6: CL = 50 pF, RL = 2 kW, TA = 25℃ and VCC = 5V

Electrical Characteristics 电气特性

over recommended operating free air temperature range (unless otherwise noted)

Symbol

符号

VI

Parameter 参数

Conditions 条件

VCC = 最小, II = -18mA

-

典型

最大

-

UNIT

单位

Input Clamp Voltage

输入钳位电压

HIGH Level Output

Voltage输出高电平电

LOW LevelOutput

-1.5

V

VOH

VCC=最小,IOH=最大 VIL=最大,VIH=最小

2.7

3.4

-

VCC = 最小, IOL = 最大 VIL = 最大, VIH

= 最小(Note 8)

IOL= 4mA, VCC =最小

Reset

A

B

Reset

VCC = 最大, VI =2.7V

A

B

Reset

VCC = 最大, VI =0.4V

A

B

VCC = 最大 (Note 9)

VCC = 最大 (Note 7)

V

VOL

Voltage输出低电平电

-

-

-

-

-

-

-

-

-

-

-

0.35

0.5

0.25

0.4

-

-

-

-

-

-

-

-

-

0.1

V

Input Current @ MAX

VCC = 最大, VI =7V

II

Input Voltage输入电

流@最大输入电压

HIGH Level Input

IIH

Current输入高电平电

LOW LevelInput

IIL

Current输入低电平电

IOS

ICC

Short Circuit Output

Current短路输出电流

Supply Current电源电

VCC = 最大 VI =5.5V

0.2

mA

0.4

20

40

80

-0.4

-2.4

mA

-3.2

-100

mA

15

mA

μA

-20

-

-

9

交流电气特性:

RL=2K

Symbol

符号

Parameter 参数

To (Output)

CL

=15pF

CL

=50pF

最小

最大

最小

fMax

tPLH

tPHL

tPLH

tPHL

tPLH

tPHL

tPLH

tPHL

tPLH

tPHL

tPLH

tPHL

tPHL

Maximum Clock Frequency最大时钟频率

Propagation Delay Time LOW-to-HIGH

Level Output低到高电平输出传递延迟时间

Propagation Delay Time HIGH-to-LOW

Level Output高到低电平输出传递延迟时间

Propagation Delay Time LOW-to-HIGH

Level Output低到高电平输出传递延迟时间

Propagation Delay Time HIGH-to-LOW

Level Output高到低电平输出传递延迟时间

Propagation Delay Time LOW-to-HIGH

Level Output低到高电平输出传递延迟时间

Propagation Delay Time HIGH-to-LOW

Level Output高到低电平输出传递延迟时间

Propagation Delay Time LOW-to-HIGH

Level Output低到高电平输出传递延迟时间

Propagation Delay Time HIGH-to-LOW

Level Output高到低电平输出传递延迟时间

Propagation Delay Time LOW-to-HIGH

Level Output低到高电平输出传递延迟时间

Propagation Delay Time HIGH-to-LOW

Level Output高到低电平输出传递延迟时间

Propagation Delay Time LOW-to-HIGH

Level Output低到高电平输出传递延迟时间

Propagation Delay Time HIGH-to-LOW

Level Output高到低电平输出传递延迟时间

Propagation Delay Time HIGH-to-LOW

Level Output高到低电平输出传递延迟时间

A to QA

B to QB

A to QA

A to QA

A to QD

A to QD

B to QB

B to QB

B to QC

B to QC

B to QD

B to QD

SET-9 to QA,

QD

SET-9 to QB,

QC

SET-0 to Any

Q

32

16

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

16

18

48

50

16

21

32

35

32

35

30

40

40

20

10

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

20

24

52

60

23

30

37

44

36

44

35

48

52

s

应用电路:

图3 74LS90脉冲发生器电路图

图4 简单的计数器电路(接受任何TTL兼容逻辑信号)

2024年6月3日发(作者:闻人晗)

74LS90功能:十进制计数器(÷2 和÷5)

原理说明:本电路是由4 个主从触发器和用作除2 计数器及计数周期长度为除5 的3 位2 进

制计数器所用的附加选通所组成。有选通的零复位和置9 输入。

为了利用本计数器的最大计数长度(十进制),可将B 输入同QA 输出连接,输入计数脉冲可

加到输入A 上,此时输出就如相应的功能表上所要求的那样。

LS90 可以获得对称的十分频计数,办法是将QD 输出接到A 输入端,并把输入计数脉冲加到

B 输入端,在QA 输出端处产生对称的十分频方波。

真值表:

Reset Inputs复位输入

R0(1)

H

H

X

X

L

L

X

R0(2)

H

H

X

L

X

X

L

R9(1)

L

X

H

X

L

X

L

R9(2)

X

L

H

L

X

L

X

输出

QD

QC

QB

QA

L

L

H

L

L

L

L

L

L

L

L

H

COUNT

COUNT

COUNT

COUNT

H=高电平 L=低电平 ×=不定

BCD 计数顺序(注1)

Count

0

1

2

3

4

5

6

7

8

9

输出

QD

QC

L

L

L

L

L

L

L

L

H

H

L

L

L

L

H

H

H

H

L

L

QB

L

L

H

H

L

L

H

H

L

L

输出

QA

L

L

L

L

QD

L

L

L

L

QC

L

L

H

H

QB

L

H

L

H

QA

L

H

L

H

L

H

L

H

L

H

5-2 进制计数顺序(注2)

Count

0

1

2

3

4

5

6

7

8

9

L

H

H

H

H

H

H

L

L

L

L

H

L

L

L

H

H

L

L

L

H

L

H

L

注1:对于BCD(十进)计数,输出QA 连到输入B 计数

注2:对于5-2 进制计数,输出QD 连到输入A 计数

图1 74LS90引脚图

图2 74LS90逻辑图

Recommended Operating Conditions建议操作条件:

Symbol

符号

VCC

VIH

VIL

IOH

IOL

fCLK

Parameter 参数

最小

典型

最大

5.25

-

0.8

-0.4

8

32

16

Supply Voltage 电源电压

High Level Input Voltage输入高电平电压

LOW Level Input Voltage 输入低电平电压

HIGH Level Output Current高电平输出电流

LOW Level Output Current低电平输出电流

Clock Frequency (Note 5)时钟频率

A to QA

B to QB

4.75

5

2

-

-

-

0

0

-

-

-

-

-

-

fCLK

Clock Frequency (Note 6)时钟频率

A to QA

B to QB

A

0

0

15

30

15

25

50

25

25

35

0

-

-

-

-

-

-

-

-

-

-

-

20

10

-

-

-

-

-

-

-

-

70

MHz

tW

Pulse Width (Note 5)脉冲宽度

B

Reset

A

ns

tW

Pulse Width (Note 6)脉冲宽度

B

Reset

ns

tREL

tREL

TA

Reset Release Time (Note 5)重置发布时间

Reset Release Time (Note 6)重置发布时间

Free Air Operating Temperature工作温度

ns

ns

Note 5: CL = 15 pF, RL = 2 kW, TA = 25℃ and VCC = 5V

Note 6: CL = 50 pF, RL = 2 kW, TA = 25℃ and VCC = 5V

Electrical Characteristics 电气特性

over recommended operating free air temperature range (unless otherwise noted)

Symbol

符号

VI

Parameter 参数

Conditions 条件

VCC = 最小, II = -18mA

-

典型

最大

-

UNIT

单位

Input Clamp Voltage

输入钳位电压

HIGH Level Output

Voltage输出高电平电

LOW LevelOutput

-1.5

V

VOH

VCC=最小,IOH=最大 VIL=最大,VIH=最小

2.7

3.4

-

VCC = 最小, IOL = 最大 VIL = 最大, VIH

= 最小(Note 8)

IOL= 4mA, VCC =最小

Reset

A

B

Reset

VCC = 最大, VI =2.7V

A

B

Reset

VCC = 最大, VI =0.4V

A

B

VCC = 最大 (Note 9)

VCC = 最大 (Note 7)

V

VOL

Voltage输出低电平电

-

-

-

-

-

-

-

-

-

-

-

0.35

0.5

0.25

0.4

-

-

-

-

-

-

-

-

-

0.1

V

Input Current @ MAX

VCC = 最大, VI =7V

II

Input Voltage输入电

流@最大输入电压

HIGH Level Input

IIH

Current输入高电平电

LOW LevelInput

IIL

Current输入低电平电

IOS

ICC

Short Circuit Output

Current短路输出电流

Supply Current电源电

VCC = 最大 VI =5.5V

0.2

mA

0.4

20

40

80

-0.4

-2.4

mA

-3.2

-100

mA

15

mA

μA

-20

-

-

9

交流电气特性:

RL=2K

Symbol

符号

Parameter 参数

To (Output)

CL

=15pF

CL

=50pF

最小

最大

最小

fMax

tPLH

tPHL

tPLH

tPHL

tPLH

tPHL

tPLH

tPHL

tPLH

tPHL

tPLH

tPHL

tPHL

Maximum Clock Frequency最大时钟频率

Propagation Delay Time LOW-to-HIGH

Level Output低到高电平输出传递延迟时间

Propagation Delay Time HIGH-to-LOW

Level Output高到低电平输出传递延迟时间

Propagation Delay Time LOW-to-HIGH

Level Output低到高电平输出传递延迟时间

Propagation Delay Time HIGH-to-LOW

Level Output高到低电平输出传递延迟时间

Propagation Delay Time LOW-to-HIGH

Level Output低到高电平输出传递延迟时间

Propagation Delay Time HIGH-to-LOW

Level Output高到低电平输出传递延迟时间

Propagation Delay Time LOW-to-HIGH

Level Output低到高电平输出传递延迟时间

Propagation Delay Time HIGH-to-LOW

Level Output高到低电平输出传递延迟时间

Propagation Delay Time LOW-to-HIGH

Level Output低到高电平输出传递延迟时间

Propagation Delay Time HIGH-to-LOW

Level Output高到低电平输出传递延迟时间

Propagation Delay Time LOW-to-HIGH

Level Output低到高电平输出传递延迟时间

Propagation Delay Time HIGH-to-LOW

Level Output高到低电平输出传递延迟时间

Propagation Delay Time HIGH-to-LOW

Level Output高到低电平输出传递延迟时间

A to QA

B to QB

A to QA

A to QA

A to QD

A to QD

B to QB

B to QB

B to QC

B to QC

B to QD

B to QD

SET-9 to QA,

QD

SET-9 to QB,

QC

SET-0 to Any

Q

32

16

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

16

18

48

50

16

21

32

35

32

35

30

40

40

20

10

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

20

24

52

60

23

30

37

44

36

44

35

48

52

s

应用电路:

图3 74LS90脉冲发生器电路图

图4 简单的计数器电路(接受任何TTL兼容逻辑信号)

发布评论

评论列表 (0)

  1. 暂无评论