2024年4月4日发(作者：检茂学)
----AMD 双桥芯片组时序图和解释-----
信号解释：
VBAT：RTC电路的供电，3V。（RTC电路有问题会导致没复位或不跑码、不显示
等故障）
RTC clock in：晶振给南桥提供32.768KHz频率，（RTC电路有问题会导致没复
位或不跑码、不显示等故障）
S5_3.3V：南桥主待机电压，3.3V
S5_1.2V：南桥第二个待机电压，老的南桥是1.8V，后来是1.2V或1.1V。
RSMRST#：南桥待机电压好。
PWR_BTN#：电源开关触发后，最终送达南桥的触发信号，高低高的脉冲
WAKE#：唤醒信号，通常来自于网卡芯片，作用类似于PWR_BTN#
SLP_S5#：南桥发出的退出关机状态的信号，3.3V，用于控制内存供电产生
SLP_S3#：南桥发出的退出睡眠状态的信号，3.3V，用于控制所有的S0电压
ALL power rails：所有电源被开启，包括内存供电、桥供电、VDDA供电、CPU
供电、总线供电等。
System clocks：时钟芯片开始工作
PCIE_RCLKP/N：时钟芯片送给南桥的100M差分时钟对，作为南桥的主时钟信号
PWR_GOOD：通知南桥，此时S0状态电压全部OK
PCICLK[5：0]：南桥发出PCI时钟
NB_PWRGD：南桥发出给北桥的电源好信号，悬空或连接北桥的POWERGOOD脚。
南桥内部集成了一个完整的时钟模块，如果不启用南桥集成的时钟模块，而使用
外置时钟芯片，NB_PWRGD可以不采用，只需要把北桥的POWERGOOD连接到南桥
的PWR_GOOD，即南北桥同时得到PG。如果启用南桥集成的时钟模块，不使用外
置时钟芯片，南桥在收到PWR_GOOD后需要延时39ms，才会发出NB_PWRGD给北
桥。延时的目的是为了等待南桥内部的时钟模块工作稳定。
LDT_STP#：南桥发给CPU的高电平，由内存供电上拉。通知CPU退出停止状态。
LDT_PG：南桥发出给CPU的电源好，由内存供电上拉。
A_RST#：南桥发出的平台复位，相当于INTEL的PLTRST#，3.3V。
PCIE_RST#：南桥发出的PCIE复位，只SB800后的南桥有这个信号。
PCIRST#：南桥发出的PCI复位，3.3V。
LDT_RST#：南桥直接发给CPU的复位，由内存供电上拉。
----AMD 单桥芯片组时序图和解释-----
信号解释：
VDDBT_RTC_G：RTC电路的供电，3V，（RTC电路有问题会导致没复位或不跑码、
不显示等故障）
RTC clock in：晶振给桥提供32.768KHz频率，（RTC电路有问题会导致没复位
或不跑码、不显示等故障）
VDDIO_33_S：桥主待机电压，3.3V
VDDCR_11_S：桥第二个待机电压， 1.1V
RSMRST#：桥待机电压好，3.3V
PWR_BTN#：电源开关触发后，最终送达桥的触发信号，高低高的脉冲
WAKE#：唤醒信号，通常来自于网卡芯片，作用类似于PWR_BTN#
SLP_S5#：桥发出的退出关机状态的信号，3.3V，用于控制内存供电产生
SLP_S3#：桥发出的退出睡眠状态的信号，3.3V，用于控制所有的S0电压
All power rails：所有电源被开启，包括内存供电、桥供电、CPU所需的多个
供电，单桥无总线供电
PWR_GOOD：通知桥，此时S0状态电压全部OK，是桥发出复位的关键条件
CLK：桥内部集成的时钟开始工作
APU_PG：桥发出给CPU的电源好。A50平台也叫LDT_PG5
A_RST#：桥发出的平台复位，相当于INTEL的PLTRST#，3.3V。
PCIE_RST#：桥发出的PCIE复位，3.3V
PCIRST#：桥发出的PCI复位，3.3V
APU_RST#：桥直接发给CPU的复位。A50平台也叫LDT_RST#
----NVIDIA 双桥芯片组时序图和解释-----
+3.3V_VBAT：南桥的RTC电路供电，等同于INTEL的VCCRTC
RTC_RST#：RTC电路的复位
32.768KHz：RTC电路的时钟
+3.3V_DUAL/+1.5V_DUAL：3.3V和1.5V的待机电压，后者有的是1.2V_DUAL，有
的是1.1V_DUAL
SUSCLK：南桥待机电压正常后，发出的32K时钟
25M：NVIDIA的南桥的25M晶振，会影响上电
PWRGD_SB：待机电压好，相当于RSMRST#，3.3V
PWRBTN#：送给南桥的触发信号
SLP_S5#：南桥发出退出关机状态的信号，3.3V，一般用于开启内存供电
+1.8V_SUS/+0.9V_SUS：内存供电和内存负载供电
MEM_VLD：内存供电好，送给南桥的3.3V，表示SLP_S5#开启的电压已经正常
SLP_S3#：南桥发出的3.3V，退出睡眠状态的信号，一般用于开启桥供电和VDDA
供电
VDDA2.5/CORE Power：VDDA2.5V给CPU的，CORE Power指桥的核心供电
PWRGD：桥供电正常后，发给南桥的3.3V，表示SLP_S3#开启的电压已经正常
*_CLK：桥供电正常后，桥内部集成的时钟芯片开始工作，发出各路时钟
CPUVDD_EN：南桥发出的高电平3.3V，用于开启CPU供电
+V_CPU：CPU的核心供电
CPU_VLD：CPU电源管理芯片发出给南桥的3.3V，表示CPU供电已经正常
HTVDD_EN：南桥发出的高电平3.3V，用于开启总线供电1.2V
+1.2V_HT：总线供电1.2V
HT_VLD：总线供电正常后，返回给桥的3.3V高电平，表示总线供电已经正常
PCIRST#：南桥收到了HT_VLD后，发出5个3.3V的复位（4个PCIRST#，1个
LPCRST#）
CPUPWROK：单桥的是桥直接发HT_MCP_PWRGD给CPU
双桥的是南桥发出HT_MCP_PWRGD给北桥，北桥再发HT_CPU_PWRGD给CPU
CPURST#：单桥的是桥直接发HT_MCP_RST#给CPU
双桥的是南桥发出HT_MCP_RST#给北桥，北桥再发HT_CPU_RESET#给CPU
----NVIDIA 单桥芯片组与双桥芯片组时序差异图-----
再送一个广达ZQE时序图（ACER 4235）时序图和解释
广达ZQE时序图（ACER 4235）
0：RTC电路给FCH桥提供电压和32K频率。+3VPCU给EC供电，并给EC的VCC_POR#
脚提供复位
1：触发开关，产生NBSWON#给EC
2：EC发出S5_ON
2-1：S5_ON送到PQ10开启+3V_S5，S5_ON送到PU8控制产生+1.1V_S5
2-2：PU8正常输出+1.1V_S5后，输出HWPG_1.1V
3：EC延时发出ICH_RSMRST#给桥
4：EC延时发出DNBSWON#给桥的PWR_BTN#
5/6：桥发出SLP_S5#和SLP_S3#给EC
5-1：EC收到SUSC#后，发出SUSON送给PQ36和PQ40的电路以及PU10
5-2：PQ40转换出+5VSUS；PU10控制产生内存主供电+1.5V_SUS、基准电压
+SMDDR_VREF和内存负载供电+0.75V_DDR_VTT
5-3：PU10工作正常后，发出HWPG_1.5V
6-1：EC收到SUSB#后，发出MAINON送给PU7、PU4，并给PQ18产生MAIND信号，
同时EC发出VR_ON送给PU6
6-2：PU7控制产生+1V、PU4控制产生+1.8V，MAIND控制产生+5V、+3V、+1.1V、
+1.5V，PU6控 制产生CPU核心供电+VCORE和+NBCORE
6-3：PU7和PU4都工作正常后，送给HWPG_1V和HWPG_1.8V，PU6工作正常后，
发出CPU_COREPG
7：所有的HWPG_*汇合一起形成HWPG送给EC，如下图7 P
8：EC收到HWPG后，发出PWROK_EC
9：PWROK_EC与PU6发来的CPU_COREPG相与，形成SB_PWRGD_IN送给桥，作为
桥发出复位的条件
10：桥发出APU_PWRGD给APU，表示所有供电都正常了
11：桥发出A_RST#、PCIE_RST#、LDT_RST#。A_RST#和PCIE_RST#送给板载芯片
插槽等，LDT_RST#送给APU，CPU开始工作
2024年4月4日发(作者：检茂学)
----AMD 双桥芯片组时序图和解释-----
信号解释：
VBAT：RTC电路的供电，3V。（RTC电路有问题会导致没复位或不跑码、不显示
等故障）
RTC clock in：晶振给南桥提供32.768KHz频率，（RTC电路有问题会导致没复
位或不跑码、不显示等故障）
S5_3.3V：南桥主待机电压，3.3V
S5_1.2V：南桥第二个待机电压，老的南桥是1.8V，后来是1.2V或1.1V。
RSMRST#：南桥待机电压好。
PWR_BTN#：电源开关触发后，最终送达南桥的触发信号，高低高的脉冲
WAKE#：唤醒信号，通常来自于网卡芯片，作用类似于PWR_BTN#
SLP_S5#：南桥发出的退出关机状态的信号，3.3V，用于控制内存供电产生
SLP_S3#：南桥发出的退出睡眠状态的信号，3.3V，用于控制所有的S0电压
ALL power rails：所有电源被开启，包括内存供电、桥供电、VDDA供电、CPU
供电、总线供电等。
System clocks：时钟芯片开始工作
PCIE_RCLKP/N：时钟芯片送给南桥的100M差分时钟对，作为南桥的主时钟信号
PWR_GOOD：通知南桥，此时S0状态电压全部OK
PCICLK[5：0]：南桥发出PCI时钟
NB_PWRGD：南桥发出给北桥的电源好信号，悬空或连接北桥的POWERGOOD脚。
南桥内部集成了一个完整的时钟模块，如果不启用南桥集成的时钟模块，而使用
外置时钟芯片，NB_PWRGD可以不采用，只需要把北桥的POWERGOOD连接到南桥
的PWR_GOOD，即南北桥同时得到PG。如果启用南桥集成的时钟模块，不使用外
置时钟芯片，南桥在收到PWR_GOOD后需要延时39ms，才会发出NB_PWRGD给北
桥。延时的目的是为了等待南桥内部的时钟模块工作稳定。
LDT_STP#：南桥发给CPU的高电平，由内存供电上拉。通知CPU退出停止状态。
LDT_PG：南桥发出给CPU的电源好，由内存供电上拉。
A_RST#：南桥发出的平台复位，相当于INTEL的PLTRST#，3.3V。
PCIE_RST#：南桥发出的PCIE复位，只SB800后的南桥有这个信号。
PCIRST#：南桥发出的PCI复位，3.3V。
LDT_RST#：南桥直接发给CPU的复位，由内存供电上拉。
----AMD 单桥芯片组时序图和解释-----
信号解释：
VDDBT_RTC_G：RTC电路的供电，3V，（RTC电路有问题会导致没复位或不跑码、
不显示等故障）
RTC clock in：晶振给桥提供32.768KHz频率，（RTC电路有问题会导致没复位
或不跑码、不显示等故障）
VDDIO_33_S：桥主待机电压，3.3V
VDDCR_11_S：桥第二个待机电压， 1.1V
RSMRST#：桥待机电压好，3.3V
PWR_BTN#：电源开关触发后，最终送达桥的触发信号，高低高的脉冲
WAKE#：唤醒信号，通常来自于网卡芯片，作用类似于PWR_BTN#
SLP_S5#：桥发出的退出关机状态的信号，3.3V，用于控制内存供电产生
SLP_S3#：桥发出的退出睡眠状态的信号，3.3V，用于控制所有的S0电压
All power rails：所有电源被开启，包括内存供电、桥供电、CPU所需的多个
供电，单桥无总线供电
PWR_GOOD：通知桥，此时S0状态电压全部OK，是桥发出复位的关键条件
CLK：桥内部集成的时钟开始工作
APU_PG：桥发出给CPU的电源好。A50平台也叫LDT_PG5
A_RST#：桥发出的平台复位，相当于INTEL的PLTRST#，3.3V。
PCIE_RST#：桥发出的PCIE复位，3.3V
PCIRST#：桥发出的PCI复位，3.3V
APU_RST#：桥直接发给CPU的复位。A50平台也叫LDT_RST#
----NVIDIA 双桥芯片组时序图和解释-----
+3.3V_VBAT：南桥的RTC电路供电，等同于INTEL的VCCRTC
RTC_RST#：RTC电路的复位
32.768KHz：RTC电路的时钟
+3.3V_DUAL/+1.5V_DUAL：3.3V和1.5V的待机电压，后者有的是1.2V_DUAL，有
的是1.1V_DUAL
SUSCLK：南桥待机电压正常后，发出的32K时钟
25M：NVIDIA的南桥的25M晶振，会影响上电
PWRGD_SB：待机电压好，相当于RSMRST#，3.3V
PWRBTN#：送给南桥的触发信号
SLP_S5#：南桥发出退出关机状态的信号，3.3V，一般用于开启内存供电
+1.8V_SUS/+0.9V_SUS：内存供电和内存负载供电
MEM_VLD：内存供电好，送给南桥的3.3V，表示SLP_S5#开启的电压已经正常
SLP_S3#：南桥发出的3.3V，退出睡眠状态的信号，一般用于开启桥供电和VDDA
供电
VDDA2.5/CORE Power：VDDA2.5V给CPU的，CORE Power指桥的核心供电
PWRGD：桥供电正常后，发给南桥的3.3V，表示SLP_S3#开启的电压已经正常
*_CLK：桥供电正常后，桥内部集成的时钟芯片开始工作，发出各路时钟
CPUVDD_EN：南桥发出的高电平3.3V，用于开启CPU供电
+V_CPU：CPU的核心供电
CPU_VLD：CPU电源管理芯片发出给南桥的3.3V，表示CPU供电已经正常
HTVDD_EN：南桥发出的高电平3.3V，用于开启总线供电1.2V
+1.2V_HT：总线供电1.2V
HT_VLD：总线供电正常后，返回给桥的3.3V高电平，表示总线供电已经正常
PCIRST#：南桥收到了HT_VLD后，发出5个3.3V的复位（4个PCIRST#，1个
LPCRST#）
CPUPWROK：单桥的是桥直接发HT_MCP_PWRGD给CPU
双桥的是南桥发出HT_MCP_PWRGD给北桥，北桥再发HT_CPU_PWRGD给CPU
CPURST#：单桥的是桥直接发HT_MCP_RST#给CPU
双桥的是南桥发出HT_MCP_RST#给北桥，北桥再发HT_CPU_RESET#给CPU
----NVIDIA 单桥芯片组与双桥芯片组时序差异图-----
再送一个广达ZQE时序图（ACER 4235）时序图和解释
广达ZQE时序图（ACER 4235）
0：RTC电路给FCH桥提供电压和32K频率。+3VPCU给EC供电，并给EC的VCC_POR#
脚提供复位
1：触发开关，产生NBSWON#给EC
2：EC发出S5_ON
2-1：S5_ON送到PQ10开启+3V_S5，S5_ON送到PU8控制产生+1.1V_S5
2-2：PU8正常输出+1.1V_S5后，输出HWPG_1.1V
3：EC延时发出ICH_RSMRST#给桥
4：EC延时发出DNBSWON#给桥的PWR_BTN#
5/6：桥发出SLP_S5#和SLP_S3#给EC
5-1：EC收到SUSC#后，发出SUSON送给PQ36和PQ40的电路以及PU10
5-2：PQ40转换出+5VSUS；PU10控制产生内存主供电+1.5V_SUS、基准电压
+SMDDR_VREF和内存负载供电+0.75V_DDR_VTT
5-3：PU10工作正常后，发出HWPG_1.5V
6-1：EC收到SUSB#后，发出MAINON送给PU7、PU4，并给PQ18产生MAIND信号，
同时EC发出VR_ON送给PU6
6-2：PU7控制产生+1V、PU4控制产生+1.8V，MAIND控制产生+5V、+3V、+1.1V、
+1.5V，PU6控 制产生CPU核心供电+VCORE和+NBCORE
6-3：PU7和PU4都工作正常后，送给HWPG_1V和HWPG_1.8V，PU6工作正常后，
发出CPU_COREPG
7：所有的HWPG_*汇合一起形成HWPG送给EC，如下图7 P
8：EC收到HWPG后，发出PWROK_EC
9：PWROK_EC与PU6发来的CPU_COREPG相与，形成SB_PWRGD_IN送给桥，作为
桥发出复位的条件
10：桥发出APU_PWRGD给APU，表示所有供电都正常了
11：桥发出A_RST#、PCIE_RST#、LDT_RST#。A_RST#和PCIE_RST#送给板载芯片
插槽等，LDT_RST#送给APU，CPU开始工作